【技术实现步骤摘要】
这个专利技术主要应用于集成电路及信号采样领域，特别是对于异步串行信号通讯领域的接收端中的数据时钟再回复，适合中低速率。ニ.
技术介绍
在串行数据通信传输中，收发电路负责将内部并行数据与外部串行数据进行转换，因而一般是数据通路上工作速率最高的部分。在发送端，电路利用高速时钟采样的 原理，将并行数据中的位数据逐个送到传输介质上，实现并行到串行的转换。而在接收端，发送方与接收方没有共享的时钟信号进行数据的同步，接收方在收到数据后，需要从接收到的数据流中恢复出时钟信号以实现同步操作，时钟和数据恢复(Clock and DataRecovery, CDR)电路负责将串行数据中的时钟提取出来，并利用这个时钟对串行信号采样生成数字信号。后级的串-并转换电路再利用恢复出来的时钟信号和采样得到的数据，将数据从串行转换为并行，同时还可以判断串行数据的特征码型，实现字节同歩。一般而言，当串行信号在发送端出现在介质上时，特性比较理想。而由于信道的低通特性，当数据经过传输介质到达接收器的时候，幅度将会衰減，并且叠加上了外界的噪声和干扰。接收端为了从串行的数据中提取出数据，必须选择最佳时刻...
【技术保护点】
一个采样电路及边沿检测(sampler？and？edge？detector)的架构，包括用8路触发器和8路时钟采样数据，采样的结果异或后再换用间隔7个phase(不限几个，足够即可)的时钟去抓取数据。
【技术特征摘要】
【专利技术属性】
技术研发人员：陈峰，邰连梁，曾红军，李广仁，
申请(专利权)人：龙迅半导体科技合肥有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。