本发明专利技术公开了一种基于FPGA的短时串口数据采集系统，其特征在于：该系统主要由A/D模数转换模块和FPGA芯片构成，A/D模数转换模块一端与信号源连接，另一端与FPGA芯片的其中一个I/O口连接，FPGA芯片的另一个I/O口与计算机的上位机串口连接。本发明专利技术的优点是：与现有技术相比，本发明专利技术硬件结构简单、使用的元器件少；需要设计的软件少，编程方便。使用数据采集系统可以很方便就组建成一个简单的数据采集系统。
【技术实现步骤摘要】
本专利技术涉及电子信息领域，具体涉及ー种基于FPGA的短时串口数据采集系统。
技术介绍
在现代电子信息技术应用中，经常用到数据采集系统，采集各种数字信息，通过PCI接ロ、USB接ロ、串ロ等计算机接ロ，把采集的数据存储到计算机硬盘上，以利用计算机強大的数据能力，进行实时的或者事后处理与分析。现在数据采集系统中经常用到单片机、DSP (数字信号处理芯片)、FPGA (可编程逻辑门阵列)等作为数据采集的核心。传统的数据采集系统一般是采用单片机，但是单片机的指令周期较长以及处理速度较低很难实现一种短时高速的数据采集要求。DSP虽然有较高 的时钟频率实现数据采集，但是各种功能要靠软件的运行来实现，使效率降低，软件运行的时间在整个采样时间中占的比例很大，而且还需要逻辑控制模块和存储器才能实现数据的采集和发送。FPGA拥有的时钟频率高，内部延迟小，设计起来灵活通用，I/O资源比较丰富，存储方式多祥，扩展方便，全部的控制逻辑由硬件完成和FPGA在信号处理时采用的是并行处理等特点，特别适合用于高速数据采集。但为了把FPGA采集的数据存储到计算机上，一般用PCI接ロ或者USB接ロ，现在基于PCI或者USB的数据采集系统一般可实现大規模数据存储，但是缺点就是还需要专门的PCI接ロ芯片或者USB信号组成数据采集系统，使系统的硬件系统复杂，而且上位机和下位机的编程复杂，使用起来不是十分方便。
技术实现思路
本专利技术所要解决的技术问题是提供一种基于FPGA的短时串口数据采集系统。实现本专利技术目的的技术方案是 一种基于FPGA的短时串口数据采集系统，主要由A/D模数转换模块和FPGA芯片构成，A/D模数转换模块一端与信号源连接，另一端与FPGA芯片的其中ー个I/O ロ连接，FPGA芯片的另ー个I/O ロ与计算机的上位机串ロ连接。所述的FPGA芯片内部设计电路包括数据采样模块、双ロ RAM模块和数据发送模块顺序连接而成。本专利技术的优点是与现有技术相比，本专利技术硬件结构简单、使用的元器件少；需要设计的软件少，编程方便。使用数据采集系统可以很方便就组建成一个简单的数据采集系统。附图说明图I为本专利技术种基于FPGA的短时串口数据采集系统的结构框图。具体实施方式如图I所示，一种基于FPGA的短时串口数据采集系统，由A/D模数转换模块和FPGA芯片构成，A/D模数转换模块一端与信号源连接，另一端与FPGA芯片的其中ー个I/Oロ连接，FPGA芯片的另ー个I/O ロ与计算机的上位机串ロ连接。数据采集系统将采集的数据先暂存到FPGA的内部存储器，采集数据完毕后再与计算机实现串ロ通信，把数据以一定的波特率传输到计算机上，以实现数据的长期保存和处理分析。具体是 ①信号经过A/D板进行模数转换之后是ー个8位数字信号，通过I/Oロ传入FPGA ； ②8位数字信号进入FPGA后， 利用FPGA频率为62M的工作时钟去采集输入的数字信号，然后通过控制双ロ RAM的写使能将采集的I毫秒62000个点的数据存入双ロ RAM进行缓存，存储器的大小由约定的采样频率和采集时间长度决定，但是须小于FPGA的最大存储空间； ③存储器存满后在通过控制读使能将数据传送给FPGA的发送模土夹，为了方便识别数据在传给发送模块之前给数据加上了帧头帧尾，在发送模块里将并行的数据通过移位寄存器转换成串行的数据，根据串ロ通信波特率115200bit/s和FPGA的工作时钟62M，通过对输入时钟的(62XIO6 /115200 % 538 )538计数分频实现对时钟的同步和串ロ通信期间数据的完整性； ④最终通过发送模块将数据通过串ロ发送给上位机，这时计算机上的上位机串ロ软件实现串ロ通信，把接收的数据保存到计算机硬盘上。权利要求1.一种基于FPGA的短时串口数据采集系统，其特征在于该系统主要由A/D模数转换模块和FPGA芯片构成，A/D模数转换模块一端与信号源连接，另一端与FPGA芯片的其中一个I/O 口连接，FPGA芯片的另一个I/O 口与计算机的上位机串口连接。2.根据权利要求I所述的FPGA芯片，内部设计电路包括数据采样模块、双口RAM模块和数据发送模块顺序连接而成。全文摘要本专利技术公开了一种基于FPGA的短时串口数据采集系统，其特征在于该系统主要由A/D模数转换模块和FPGA芯片构成，A/D模数转换模块一端与信号源连接，另一端与FPGA芯片的其中一个I/O口连接，FPGA芯片的另一个I/O口与计算机的上位机串口连接。本专利技术的优点是与现有技术相比，本专利技术硬件结构简单、使用的元器件少；需要设计的软件少，编程方便。使用数据采集系统可以很方便就组建成一个简单的数据采集系统。文档编号G06F17/40GK102855335SQ201210322888公开日2013年1月2日 申请日期2012年9月4日 优先权日2012年9月4日专利技术者纪元法, 孙希延, 李银虎, 符强, 翟伟 申请人:桂林电子科技大学本文档来自技高网...
【技术保护点】
一种基于FPGA的短时串口数据采集系统，其特征在于：该系统主要由A/D模数转换模块和FPGA芯片构成，A/D模数转换模块一端与信号源连接，另一端与FPGA芯片的其中一个I/O口连接，FPGA芯片的另一个I/O口与计算机的上位机串口连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：纪元法，孙希延，李银虎，符强，翟伟，
申请(专利权)人：桂林电子科技大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。