用于基于测得的性能特性来调整时钟信号的电路、系统和方法技术方案

本发明专利技术提供用以测量与半导体裸片相关联的性能特性且基于所述测得的性能特性来调整时钟信号的电路、系统和相关方法。所述经调整的时钟信号可用以向所述半导体裸片中所提供的功能电路提供时钟信号，以确保所述功能电路在性能、电压、温度PVT延迟变化的情况下操作时恰当地操作。在这点上，在包含所述功能电路的所述半导体裸片中提供性能监视电路。因此，所述性能监视电路可暴露于与所述功能电路类似的延迟变化。所述性能监视电路经配置以测量与所述半导体裸片相关联的性能特性。所述性能特性用以基于所述性能特性来调整时钟信号，以将经调整的时钟信号提供给所述功能电路以进行恰当操作。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术的技术大体上涉及将时钟信号提供给电路的时钟调整电路以及相关电路、系统和方法，包含(但不限于)同步数字电路。
技术介绍
同步数字电路(例如中央处理单元(CPU)或数字信号处理器(DSP))需要时钟信号来协调电路中的逻辑的时序。时钟信号的频率控制逻辑的切换速度或速率，且因此控制电路的性能。虽然通常需要通过最大化时钟信号的频率来最大化性能，但同步数字电路具有超过了它们就不会恰当操作的最大性能速率。因此，根据包含在电路中的组件的性能来控制时钟信号的频率以在最大频率准则内操作。理想的是，时钟信号的频率将被设定为电路的最大性能速率。然而，在操作中，同 步数字电路及其组件的最大性能速率可变化，且依据多种条件而从理想速率降低，这导致性能损失。举例来说，用以制造同步数字电路及其组件的纳米集成电路(IC)工艺的可变性可导致延迟变化。环境条件(例如操作温度)和晶体管的老化效应也可影响性能。由电压供应器供应的电压电平可能因所汲取电流的变化而立刻降低，因此立刻降低性能。在这点上，频率产生器经配置以根据延迟变化的最差情况情境来控制时钟信号的最大频率，以在所有操作条件下提供恰当的电路操作。因工艺变化、本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】2010.04.09 US 12/757,3361.一种用于调整时钟信号的电路，其包括性能监视电路，其提供于半导体裸片中，且经配置以测量与所述半导体裸片中的功能电路相关联的至少一个性能特性；以及时钟调整电路，其经配置以基于所述至少一个性能特性来调整所述时钟信号，以提供经调整的时钟信号。2.根据权利要求I所述的电路，其中所述经调整的时钟信号被提供给所述功能电路。3.根据权利要求I所述的电路，其中所述时钟调整电路进一步经配置以调整所述时钟信号的初级转变与次级转变之间的至少一时间延迟，以将所述经调整的时钟信号作为输入信号提供给所述功能电路。4.根据权利要求3所述的电路，其中所述次级转变邻近于所述初级转变。5.根据权利要求I所述的电路，其中所述时钟调整电路包括时钟边缘调整电路，其经配置以接收所述时钟信号，且基于所述时钟信号和所述至少一个性能特性而提供所述经调整的时钟信号。6.根据权利要求I所述的电路，其进一步包括控制系统，所述控制系统经配置以基于所述测得的至少一个性能特性而从所述性能监视电路接收性能信息；以及基于所述性能信息而将时钟调整信息提供给所述时钟调整电路，其中所述经调整的时钟信号进一步基于所述时钟调整信息。7.根据权利要求6所述的电路，其中所述性能监视电路包括数字电路，其中所述至少一个性能特性与所述数字电路的性能相关联。8.根据权利要求7所述的电路，其中所述数字电路包括第一环振荡器电路。9.根据权利要求8所述的电路，其中所述数字电路进一步包括第二环振荡器电路和第三环振荡器电路，其中所述第一环振荡器电路由至少一个低阈值电压LVT场效晶体管FET组成，所述第二环振荡器电路由至少一个高阈值电压HVT FET组成，且所述第三环振荡器电路由至少一个标称阈值电压NVT FET组成。10.根据权利要求I所述的电路，其中所述功能电路包括解码和存储器电路，其经配置以接收所述经调整的时钟信号，其中对所述解码和存储器电路的存储器读取是基于所述经调整的时钟信号。11.根据权利要求10所述的电路，其中所述经调整的时钟信号是基于调整所述时钟信号的初级转变与次级转变之间的至少一时间延迟。12.根据权利要求11所述的电路，其中所述初级转变将存储器读取的开始选通到所述解码和存储器电路，且其中在所述存储器读取期间，所述次级转变将字线启用信号选通到所述解码和存储器电路。13.根据权利要求I所述的电路，其进一步包括选自由以下各项组成的群组的装置机顶盒、娱乐单元、导航装置、通信装置、个人数字助理PDA、固定位置数据单元、移动位置数据单元、移动电...

【专利技术属性】
技术研发人员：本杰明·J·哈斯，威廉·J·麦卡沃伊，
申请(专利权)人：高通股份有限公司，
类型：
国别省市：