包络检测器与相关方法技术

本发明专利技术涉及一种包络检测器与相关方法，在一对差动信号中进行静噪检测，包含：于一分压电路中，依据该对差动信号的加总提供一即时参考信号，并比较该即时参考信号与该对差动信号所相关的两比较信号以产生一静噪检测信号。

【技术实现步骤摘要】

本专利技术是有关于一种，且特别是有关于一种低成本、电路架构简单、低功耗、小面积且适用于高频宽差动信号静噪检测的。
技术介绍
在现代通信系统中，普遍具有一分辨输入信号为一携载有效数据的应处理信号或噪声的机制。一般来说，一通信系统芯片的输出入介面会经由缆线及/或电路板上的走线耦接芯片外的其他电子装置/电路/芯片，以接收其他电子装置/电路/芯片传来的数据/讯息。举例而言，通信系统芯片的输出入介面可以设有一输入端，例如一对差动输入接垫，以接收差动传输的数据(如信息及/或数位酬载)。通信系统芯片针对输入端上的信号电位(如电压电位)进行静噪检测 (squelchdetection)，以分辨输入端上的信号是否携载有效的数据。当远端电子装置/电路/芯片未传输数据，或者当远端电子装置已经和通信系统芯片的输入端中断缆线连接时，芯片输入端上的信号就只有噪声，而噪声不会携载任何有意义的数据。因此，通信系统芯片中会设置静噪检测器，耦接输入端，以对输入端进行静噪检测，分辨输入端上的信号是噪声或是真正的数据。静噪检测器会提供一静噪检测信号反应检测结果；若输入端上的信号携载有真正的数据，通信系统芯片中负责解读数据的数位数据电路就可依据静噪检测信号的指示开始解读(撷取)信号中的数据。请参考图I与图2 ;图I示意的是一已知静噪检测器10，图2以图I中相关信号的波形时序来说明静噪检测器10的运作，各波形的横轴为时间，纵轴为信号电位大小。静噪检测器10设有一加总与减算(summing and subtraction)电路12、一参考电位产生器14、一混合器(mixer) 16、一比较器18、一取样电路20与一支援电路22。支援电路22中包括时钟脉冲产生器24、偏压(bias)电路26与电压调节器(regulator) 28等等。已知静噪检测器10的运作可说明如下。加总与减算电路12接收输入端的信号Vin ;举例而言，信号Vin中可以包括一对差动信号，在图2中分别以实线与虚线波形代表。参考电位产生器14产生多组量化参考电位，加总与减算电路12依据信号Vin的电位与量化参考电位产生差动的信号Vinl与Vin2。信号Vinl对应信号Vin，信号Vin2则为静噪比对的参考信号。混合器16对信号Vinl与Vin2进行混合(如乘算)等运作，进行强制信号放大以产生信号Vinc与参考电位VrefO。信号Vinc对应信号Vin的波形，参考电位VrefO则是一固定的包络比对基准。比较器18对信号Vinc与参考电位VrefO进行比较，以信号Vcp反应比较结果；举例而言，当信号Vinc高于参考电位VrefO时,信号Vcp为高电位，反之则为低电位。取样电路20则依据一取样时钟脉冲CKS对信号Vcp进行高速取样，以依据取样得出一连续静噪检测信号，用以判断信号Vin是否为携载有真正数据的应处理的信号；例如说，若取样连续为高电位且持续超过一定时间，则判断信号Vin中携载有数据。在已知静噪检测器10中，加总与减算电路12为产生静噪比对的参考，需使用大量的电阻形成分压网路，此一设置不仅功耗高，也会占用大量的布局面积。为支援加总与减算电路12的运作，支援电路22中也必须设置电压调节器28与偏压电路26以产生固定电压的电位。同时，混合器16对信号进行乘算放大，也耗用大量的功率。再者，比较器18也必须是一个高速的比较器。在现代的输出入介面技术中，为增加数据/讯息的传输速率，会以高频宽的信号携载高速的数据/讯息。由于比较器18需针对高频信号进行比对而送出高频的比较结果，故比较器18需以高速比较器实现；而高速比较器同样有功耗高、面积大的缺点。类似地，由于取样电路20要对比较器18的高速比较结果进行取样，以经由取样结果的累积判断静噪，故取样电路20需运作于更高速的取样时钟脉冲，因此消耗大量的功率。为了支援取样电路20的运作，支援电路22中还要设置时钟脉冲产生器24以产生高频的取样时钟脉冲CKS，进一步增加功率与面积的消耗。而且，依据取样来判断静噪也容易发生误判。芯片的输入端会经由缆线及/或电路板走线而耦合到各种噪声与干扰。举例而言，当远端电子装置刚经由缆线而连接至输入端时，会有一暂态被传输至芯片的输入端。对输入端上以差动输入接垫接收的一对差动信号而言，此暂态会同相地同时耦合至这两个互 为差动的信号，影响差动信号的共模部份。此时，互为差动的两个信号都会因暂态而增大。由于已知静噪检测器10是以固定参考电位的比对进行静噪检测，故会因暂态的高电位而将暂态判断为数据，并使数位数据电路开始对输入端信号进行数据解读。然而，无论输入端的信号中是否有携载数据，由于信号已经受到暂态影响而失真；即使进行数据解读，取得的数据也都是错误的。换句话说，已知静噪检测器10无法有效排除共模噪声/暂态的影响。附图说明图I绘示了一已知静噪检测器。图2示意了图I静噪检测器的运作。图3绘示的是依据本专利技术一实施例的包络检测器配置于一芯片中的示意图。图4示意的是依据本专利技术一实施例的包络检测器。图5绘示的是图4包络检测器依据本专利技术一实施例的运作示意图。图6绘示的是图4比较模块依据本专利技术一实施例的运作示意图。图7绘示的是图4比较器依据本专利技术一实施例的运作示意图。图8绘示的是图4比较模块依据本专利技术一实施例搭配一带隙参考电压源的示意图。主要元件符号说明10:静噪检测器12:加总与减算电路14:参考电位产生器16:混合器18 比较器20:取样电路22 :支援电路24:时钟脉冲产生器26:偏压电路28 电压调节器30 :芯片32 电子装置34a-34b :缆线36:电路板38 :封装40 :包络检测器 42a-42b、44a_44b 电流源46a_46b:缓冲电路48a~48b :积分器50:转移电路52-56 :负载电路58 比较器60:分压电路62:比较模块64 :模拟区块66 :数位区块68:带隙参考电压源TXP、TXM:输出端PDp、PDm、PdO :接垫Vcc、G、VC0M、Vbg :电压Vin、Vinl、Vin2、Vine、Vcp, Vref、Vinp、Vinn、OUT、Vrefi、VP、VN、Venv, OUTa :信号VrefO :参考电位CKS :取样时钟脉冲II、12、la、lb、Ig :电流dl:差异电流na、nn、np、nl_n8、nc :节点Pla-Plb、P2a-P2b、Nl_N2 :晶体管C1、C2:电容Rtl_Rt2、Rsl_Rs2、Rla-Rib、R2a_R2b、Rg> R 电阻dV、dVT:电压差t、tl、tip、t2、t2p :时点Va、VaT:幅度T1、T2:延迟时间
技术实现思路
相较于噪声的较小振幅，数据会以较大的振幅被携载于信号中。因此，可针对输入端信号的包络(envelope)进行电位大小的比对，以作为静噪检测的依据。本专利技术即是要提出一种可应用于静噪检测的，其可克服已知技术的缺点。本专利技术的目的之一是提供一种包络检测器，用以对一对差动信号进行静噪检测并提供一对应的静噪检测信号。包络检测器包括一分压电路与一比较模块。分压电路依据差动信号间的加总(如即时加总与平均)提供一即时参考信号；针对与参考信号与差动信号相关的第一比较信号与第二比较信号，比较模块比较第一比较信号与第二比较信号以产生静本文档来自技高网...

【技术保护点】
一种包络检测器，用以对一对差动信号进行静噪检测并提供一对应的静噪检测信号，包含：一分压电路，用以依据该对差动信号产生一即时参考信号；以及一比较模块，比较与该即时参考信号以及该对差动信号相关的一第一比较信号及一第二比较信号，以产生该静噪检测信号；其中，该第一比较信号及该第二比较信号为低频信号。

【技术特征摘要】
1.一种包络检测器，用以对一对差动信号进行静噪检测并提供一对应的静噪检测信号，包含 一分压电路，用以依据该对差动信号产生一即时参考信号；以及一比较模块，比较与该即时参考信号以及该对差动信号相关的一第一比较信号及一第二比较信号，以产生该静噪检测信号； 其中，该第一比较信号及该第二比较信号为低频信号。2.如权利要求I所述的包络检测器，其特征在于，该即时参考信号相关于该对差动信号的即时加总。3.如权利要求I所述的包络检测器，其特征在于，该比较模块包含 一转移电路，耦接于一第一节点与一第二节点，用以依据该对差动信号与该即时参考信号提供一差异电流； 一第一负载电路，耦接该第一节点与一第三节点，包含一第一电阻，用以依据该差异电流于该第一电阻形成的电压提供该第一比较信号； 一第二负载电路，耦接该第二节点与一第四节点，包含一串接电阻，用以依据该差异电流于该串接电阻形成的电压提供该第二比较信号；其中，该串接电阻与该第一电阻的电阻值相异；以及 一比较器，耦接该第三节点与该第四节点，用以比较该第一比较信号与该第二比较信号以产生该静噪检测信号。4.如权利要求3所述的包络检测器，其特征在于，该比较模块还包含 一第三负载电路，耦接于该第三节点与一第五节点； 一第一积分器，I禹接于该第五节点与一第七节点，用以积分一第一输入信号以产生一第一积分结果，该第一输入信号相关于该对差动信号；以及 一第二积分器，耦接于该第四节点与一第八节点，用以积分一第二输入信号以产生一第二积分结果，该第二输入信号相关于该即时参考信号； 其中，该第一积分结果相关于该第一比较信号，且该第二积分结果相关于该第二比较信号。5.如权利要求4所述的包络检测器，其特征在于，该第三负载电路包括一第二电阻，该第一电阻与该第二电阻的电阻值总和等于该串接电阻的电阻值。6.如权利要求4所述的包络检测器，其特征在于，该第一积分器包含 一第一积分晶体管，其漏极与栅极分别耦接该第五节点与该第七节点；以及 一第一电容，耦接于该第五节点与该第七节点； 以及，该第二积分器包含 一第二积分晶体管，其漏极与栅极分别耦接该第四节点与该第八节点；以及 一第二电容，耦接于该第四节点与该第八节点。7.如权利要求6所述的包络检测器，其特征在于，该比较模块还包含 一第一电流源，耦接该第一节点； 一第二电流源，稱接该第二节点； 一第三电流源，耦接该第七节点；以及 一第四电流源，稱接该第八节点；其中，该第一电流源与该第三电流源的电流差异等于该第二电流源与该第四电流源的电流差异。8.如权...

【专利技术属性】
技术研发人员：谢宜政，
申请(专利权)人：晨星软件研发深圳有限公司，晨星半导体股份有限公司，
类型：发明
国别省市：