本发明专利技术公开一种电子设备，包括模拟信号端口、与所述模拟信号端口连接的模拟信号接口模块、串行数据接口模块以及微处理器，所述模拟信号接口模块与所述模拟信号端口之间通过第一信号线和第二信号线连接，所述串行数据接口模块包括数据发送单元、数据接收单元和控制寄存器，所述串行数据接口模块的数据发送单元、数据接收单元和控制寄存器通过数据总线与微处理器通信连接，所述数据发送单元的发送端和数据接收单元的接收端分别连接所述第一信号线和第二信号线，微处理器通过设置控制寄存器以开启或关闭串行数据接口模块。还公开一种该电子设备的模拟信号端口复用方法。该电子设备外形更加美观，省去了设计制造成本，调试、维护或升级时更加方便。
【技术实现步骤摘要】
本专利技术涉及小型电子设备，特别是涉及一种电子设备及其模拟信号端ロ复用方法。
技术介绍
随着芯片技术和嵌入式技术的不断发展，微型系统不断地应用到小型或者小功耗电子设备中，这些电子设备通常都具有系统软件来支持电子设备的各种功能和操作。系统软件的优化有利于优化电子产品的性能，因此电子产品通常都会有后期不断地对系统软件的维护和升级，在开发过程中也需要对其进行调试。由于小型电子设备本身尺寸的限制，其外部端ロ通常不会太多，常见的有音频接ロ等模拟信号端ロ，还有微型USB接ロ等。而对电子设备的软件升级，采用串ロ在线升级 (IAP)是比较方便的方式。通常的电子设备都会在内部具有串ロ，在调试或升级时将电子设备拆开，然后接入，这会很不方便。而若在电子设备外部增设相应的接ロ，则会要进行额外的接ロ设计，増加成本和影响电子产品的外观。
技术实现思路
基于此，有必要提供一种能够減少接ロ设计的电子设备。此外，还提供ー种电子设备的模拟信号端ロ复用方法。ー种电子设备，包括模拟信号端ロ、与所述模拟信号端ロ连接的模拟信号接ロ模块、串行数据接ロ模块以及微处理器，所述串行数据接ロ模块通过数据总线与微处理器通信连接，所述串行数据接ロ模块还与所述模拟信号端ロ连接，所述微处理器用于控制开启所述串行数据接ロ模块以通过所述模拟信号端ロ进行串行数据通信，或关闭所述串行数据接ロ模块以通过所述模拟信号端ロ进行模拟信号传输。在其中一个实施例中，所述模拟信号接ロ模块与所述模拟信号端ロ之间通过第一信号线和第二信号线连接，所述串行数据接ロ模块包括数据发送単元、数据接收単元和控制寄存器，所述数据发送单元的发送端和数据接收単元的接收端分别连接所述第一信号线和第二信号线，所述微处理器通过设置控制寄存器以开启或关闭所述串行数据接ロ模块。在其中一个实施例中，所述模拟信号接ロ模块为AUX音频输入接ロ模块或MP3音频输入接ロ模块，所述第一信号线和第二信号线分别为所述AUX音频输入接ロ模块或MP3音频输入接ロ模块的左声道输入线和右声道输入线。在其中一个实施例中，所述串行数据接ロ模块为UART接ロ模块。在其中一个实施例中，所述微处理器和UART接ロ模块集成于微控制単元。ー种电子设备的模拟信号端ロ复用方法，包括如下步骤根据外部针对电子设备的预设操作生成开启指令或关闭指令；根据所述开启指令以开启串行数据接ロ模块，或根据所述关闭指令以关闭串行数据接ロ模块；当所述串行数据接ロ模块开启时，通过所述模拟信号端ロ进行串行数据通信；当所述串行数据接ロ模块关闭时，通过所述模拟信号端ロ进行模拟信号传输。在其中一个实施例中，还包括在电子设备上电时，根据预设指令关闭串行数据接ロ模块。在其中一个实施例中，所述串行数据接ロ模块为UART接ロ模块，所述开启或关闭串行数据接ロ模块的步骤具体为将UART接ロ模块中的控制寄存器的发送标识位设置为真或假。在其中一个实施例中，所述模拟信号接ロ模块为AUX音频输入接ロ模块或MP3音频输入接ロ模块，所述根据外部针对电子设备的预设操作生成开启指令的步骤具体为检测电子设备的当前音量是否为零，若是，则进一歩判断所述预设操作是否发生，若预设操作发生，则生成所述开启指令；否则返回继续判断所述预设操作是否发生；若当 前音量不为零，则继续維持串行数据接ロ模块关闭的状态。上述电子设备及其模拟信号端ロ的复用方法，使得电子设备的外部端ロ得以复用，从而不用在电子设备上开设额外的端ロ，不仅使得电子设备的外形更加美观，省去了设计制造成本，在利用串行接ロ对电子设备进行调试、维护或升级时，也不用拆开电子设备，更加方便。附图说明图I为ー实施例的电子设备模块图；图2为ー实施例的模拟信号接ロ模块的电路原理图；图3为UART接ロ模块的内部模块示意图；图4为基于图I实施例的电子设备升级软件的流程图。具体实施例方式以下结合附图和具体实施例方式进ー步说明该电子设备及其端ロ复用方法。如图I所示，为ー实施例的电子设备。该电子设备包括模拟信号接ロ模块10、串行数据接ロ模块20、微处理器30以及模拟信号端ロ 40。模拟信号接ロ模块10通过第一信号线102和第二信号线104连接至电子设备的模拟信号端ロ 40。在优选的实施例中，模拟信号接ロ模块10为AUX (Auxiliary)音频输入接ロ模块或MP3音频输入接ロ模块。第一信号线102和第二信号线104分别为所述AUX音频输入接ロ模块或MP3音频输入接ロ模块的左声道输入线和右声道输入线。一实施例的模拟信号接ロ模块10的具体电路原理图如图2所示。其中AUX_R0UT和AUX_L0UT是AUX音频输入口输入的两路音频信号，AUDI0_SENSE是最终输入到音频处理模块的信号。串行数据接ロ模块20包括数据发送単元210、数据接收単元220和控制寄存器230。数据发送単元210、数据接收単元220和控制寄存器230通过数据总线与微处理器30通信连接，分别用于发送串行数据、接收串行数据以及对发送和接收串行数据进行控制。在优选的实施例中，串行数据接ロ模块20为UART (Universal Asynchronous Receiver/Transmitter，通用异步接收/发送装置)接ロ模块。UART接ロ模块可以将接收到的串行数据转换为字节数据，也可以将并行数据转换为串行数据后发送。如图3所示，UART接ロ模块包括发送部分的发送缓冲寄存器UnTHR和移位寄存器UnTSR，接收部分的接收缓冲寄存器UnRBR和移位寄存器UnRSR以及控制寄存器。其中发送缓冲寄存器UnTHR和接收缓冲寄存器UnRBR分别缓冲存储发送数据和接收数据，移位寄存器UnTSR、UnRSR分别用于进行数据的串并行转换。控制寄存器则包括多种控制或者记录UART接ロ模块的各种状态的寄存器，例如FIFO控制寄存器(UnFCR)、控制寄存器UnLCR、中断使能寄存器UnIER等等，在初始化或者运行过程中，通过设置这些控制寄存器即可改变UART接ロ模块的运行状态。当然，UART接ロ模块还包括波特率发生器等必要的模块。UART接ロ模块具体可以采用16550UART芯片或者8550UART芯片。 为了解决电子设备上的数据端ロ不足带来的问题，本实施例中，将数据发送单元210的发送端Tx连接第一信号线102，数据接收単元220的接收端Rx连接第二信号线104 ；并且由微处理器30通过设置控制寄存器230以开启或关闭所述串行数据接ロ模块20。这样，在需要进行串行数据传输吋，控制将串行数据接ロ模块20打开，使外部数据通过模拟信号接ロ模块10的端ロ接入，并与串行数据接ロ模块20进行串行数据传输。而不需要串行数据传输吋，控制将串行数据接ロ模块20关闭，从而不会影响模拟信号的传输。电子设备上的外部端ロ得以复用，从而不用在电子设备上开设额外的端ロ，不仅电子设备外形更加美观，在利用串行接ロ对电子设备进行调试、维护或升级时，也不用拆开电子设备，更加方便。在一个实施例中，上述的微处理器30和UART接ロ模块集成于型号为M1506BN的微控制单元(Micro Control Unit, MCU)0该微控制单元集成多种模块，其中包括上述的微处理器30和UART接ロ模块，该微控制单元的管脚TXD和RXD即对应上述发送端Tx和接收端Rx，分别连接至第一信号线10本文档来自技高网...
【技术保护点】
一种电子设备，包括模拟信号端口、与所述模拟信号端口连接的模拟信号接口模块、串行数据接口模块以及微处理器，所述串行数据接口模块通过数据总线与微处理器通信连接，其特征在于，所述串行数据接口模块还与所述模拟信号端口连接，所述微处理器用于控制开启所述串行数据接口模块以通过所述模拟信号端口进行串行数据通信，或关闭所述串行数据接口模块以通过所述模拟信号端口进行模拟信号传输。
【技术特征摘要】
【专利技术属性】
技术研发人员：赵于成，
申请(专利权)人：TCL通力电子惠州有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。