本发明专利技术提供了一种嵌入式可重构数据处理方法、装置及系统，其中，该方法包括：处理装置接收处理器发送的更改协处理器的FPGA的指令；处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改，其中，处理装置与处理器和协处理器分别相连接。本发明专利技术解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。
【技术实现步骤摘要】
本专利技术涉及计算机领域，具体而言，涉及一种嵌入式可重构数据处理方法、装置及系统。
技术介绍
在一些特定的数据处理领域，受限于通用处理器对大规模数据运算的性能不高，一般设计中会选择使用硬件协处理器完成数据计算的任务，系统中的通用处理器只需负责数据流控制及任务分发、收集。传统的数据处理系统会采用专用硬件协处理器的方式，比如专门用于数字信号处理的DSP(Digital Signal Processor,数字信号处理器)芯片，专门的向量计算部件等。这种方式的优点是协处理器性能较高，针对某一类型的计算能够获得很高的性能提升。但同 样也存在很大的缺点，专用的协处理器只能针对专用的领域，是的这种系统的应用范围受到很大的局限性。随着FPGA (Field Programmable Gate Array,现场可编程门阵列)芯片被开发出来，可重构计算逐渐得到人们的关注。利用FPGA芯片作为数据处理系统的硬件协处理器，可以通过专用的配置接口改变FPGA内部电路的功能以满足不同应用的需求。这种方式既保留了使用专用协处理器带来的性能提升，又具有使用通用处理器方法实现数据计算的灵活性。现有技术方案的工作过程如图I所示，协处理器器的FPGA功能改变主要有两种方式，一种如图中的配置过程I所示，使用专门的配置接口，由外部设备将配置数据写入协处理器的FPGA ;第二种如图中配置过程2所示，由系统处理器从本地内存或者存储单元中读取配置文件，通过系统中的控制电路写入协处理器的FPGA。配置过程I相对比较简单，也是调试时最常用的方法，但是这种方法需要外部设备，无法满足系统运行中根据需要改变FPGA目的；配置过程2很好的解决了 I中无法实现的功能，系统可以在运行中根据任务的需求，选择配置文件写入FPGA中。但这种方法同样存在一个缺点，配置过程中需要占用处理器较长时间，从配置开始到配置结束控制单元无法处理其它事情，这对于一些有实时性要求的系统或者控制单元本身性能表现不是很好的系统，会严重影响系统的性能。针对相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，目前尚未提出有效的解决方案。
技术实现思路
本专利技术提供了一种嵌入式可重构数据处理方法、装置及系统，以解决相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题。根据本专利技术的一个方面，提供了一种嵌入式可重构数据处理方法，用于对嵌入式可重构数据处理系统的数据进行处理，嵌入式可重构数据处理系统包括处理器和协处理器，该方法包括处理装置接收处理器发送的更改协处理器的FPGA的指令；处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改，其中，处理装置与处理器和协处理器分别相连接。进一步地，在处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改之后，该方法还包括处理装置判断是否已完成对协处理器的FPGA的更改；若判断结果为是，则处理装置向处理器发送已完成对协处理器的FPGA的更改的消息。进一步地，处理装置根据指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改包括处理装置根据接收到的指令从Flash芯片中选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的配置，其中，Flash芯片用于存储更改协处理器的FPGA的配置文件。进一步地，在处理装置接收处理器发送的更改协处理器的FPGA的指 令之前，还包括处理装置接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。根据本专利技术的另一方面，提供了一种嵌入式可重构数据处理装置，该装置包括接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；配置模块，用于根据接收模块接收的指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改。进一步地，该装置还包括判断模块，用于判断是否已完成对协处理器的FPGA的更改；发送模块，用于在判断模块判断结果为是时，向处理器发送已完成对协处理器的FPGA的更改的消息。进一步地，该装置还包括Flash芯片，用于存储更改协处理器的FPGA的配置文件。进一步地，配置模块还用于在接收处理器发送的更改协处理器的FPGA的指令之前，接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。根据本专利技术的一个方面，提供了一种嵌入式可重构数据处理系统，包括处理器；协处理器，与处理器连接通讯；在线配置控制单元，与处理器和协处理器连接通讯，其中，在线配置控制单元包括接收模块，用于接收处理器发送的更改协处理器的FPGA的指令；配置模块，用于根据接收模块接收的指令选取更改协处理器的FPGA所需的配置文件以完成对协处理器的FPGA的更改。进一步地，在线配置控制单元还包括判断模块，用于判断是否已完成对协处理器的FPGA的更改；发送模块，用于在判断模块判断结果为是时，向处理器发送已完成对协处理器的FPGA的更改的消息。进一步地，还包括=Flash芯片，用于存储更改协处理器的FPGA的配置文件。进一步地，配置模块还用于在接收处理器发送的更改协处理器的FPGA的指令之前，接收处理器发送的更改协处理器的FPGA的配置文件，并将配置文件写入Flash芯片中。在本专利技术中，在处理器外部增加更改协处理器的FPGA的处理装置，在嵌入式可重构数据处理系统接收到更改协处理器的FPGA功能的指令时，由处理装置执行更改更改协处理器的FPGA所需的配置工作，而处理器在该处理装置进行配置期间可以处理其他待处理的事情，从而有效的解决了相关技术中改变协处理器的FPGA的配置过程需要占用处理器时间较长而造成的影响系统性能的问题，进而达到了提高系统性能的效果。附图说明此处所说明的附图用来提供对本专利技术的进一步理解，构成本申请的一部分，本专利技术的示意性实施例及其说明用于解释本专利技术，并不构成对本专利技术的不当限定。在附图中图I是根据相关技术中更改协处理器的FPGA的过程的一种优选的示意图； 图2是根据本专利技术实施例的嵌入式可重构数据处理系统的一种优选的结构示意图；图3是根据本专利技术实施例的嵌入式可重构数据处理系统的另一种优选的结构示意图；图4是根据本专利技术实施例的嵌入式可重构数据处理系统的又一种优选的结构示意图；图5是根据本专利技术实施例的嵌入式可重构数据处理装置的一种优选的结构示意图；图6是根据本专利技术实施例的嵌入式可重构数据处理装置的另一种优选的结构示意图；以及图7是根据本专利技术实施例的嵌入式可重构数据处理方法的一种优选的流程示意图。具体实施例方式下文中将参考附图并结合实施例来详细说明本专利技术。需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。实施例I本优选的实施例提供了一种嵌入式可重构数据处理系统，其中，图2示出该系统的一种优选的结构图，该系统包括如下部分处理器10 ;协处理器12，该协处理器12与处理器10连接通讯；在线配置控制单元14，与处理器10和协处理器12连接通讯，其中，在线配置控制单元14包括接收模块121，用于接收处理器10发送的更改协处理器12的FPGA的指令；配置模块122，用于根据接收模块121接收的指令选本文档来自技高网...
【技术保护点】
一种嵌入式可重构数据处理方法，用于对嵌入式可重构数据处理系统的数据进行处理，所述嵌入式可重构数据处理系统包括处理器和协处理器，其特征在于，所述方法包括：处理装置接收所述处理器发送的更改所述协处理器的FPGA的指令；以及所述处理装置根据所述指令选取更改所述协处理器的FPGA所需的配置文件以完成对所述协处理器的FPGA的更改，其中，所述处理装置与所述处理器和所述协处理器分别相连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：符兴建，邓珊珊，章立生，
申请(专利权)人：龙芯中科技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。