一种系统拓扑结构技术方案

一种系统拓扑结构和一种拓扑结构的建立方法，该拓扑结构应用于验证平台，其中：该拓扑结构中，现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与FPGA不交叉相连。该拓扑结构与交叉互连的拓扑结构相比更加优化。

【技术实现步骤摘要】

本专利技术涉及拓扑结构
，尤其涉及一种系统拓扑结构。
技术介绍
随着计算机技术和集成电路技术的飞速发展，高端服务器系统越来越成为经济社会发展的需要。庞大的数据计算和数据分析，复杂的图形分析和科学预算等信息领域对计算机系统的性能要求越来越高，因此需要构建庞大的计算机系统，以便更好地适应当今各领域的应用需求。但是，越是庞大的计算机系统需要用到的芯片越多，而最终要使用这些芯片，必须将这些芯片与处理器实现交叉互连。 设计芯片时都需要通过现场可编程门阵列(FPGA)来进行验证，只有FPGA验证通过才能制作流片。相关技术中在对设计芯片组时，通常都是与芯片组交叉互连使用的方式相一致，在验证平台中按照交叉互连的方式进行芯片组设计验证。以同构的两套双路服务器互连系统为例，如图I所示，各个CPU的PortO(PO)由FPGAO互连管理，portl(Pl)由FPGAl互连管理，即FPGAO实现的验证芯片组实现两个互连port (PO、Pl)，分别完成CPUO-portO和CPUl-portl的通信管理，FPGAl实现的验证芯片组实现两个互连port (PO、Pl)，分别完成CPUO-portO和CPUl-portl的通信管理。两颗FPGA芯片分别实现两个验证芯片组逻辑。这种交叉互连的验证方式存在以下问题使得拓扑结构复杂化，而复杂的拓扑结构使得硬件设计难度加大，PCB布局布线更加复杂，同时也使信号传输质量变差。尤其是对于庞大的计算机系统，上述问题将更加突出，不断增加的布线层数使研制成本剧增，信号传输质量也更差。
技术实现思路
本专利技术要解决的技术问题是提供一种系统拓扑结构，其与交叉互连的拓扑结构相比更加优化。为了解决上述问题，本专利技术实施例提供了一种系统拓扑结构，其特征在于，该拓扑结构应用于验证平台，其中该拓扑结构中，现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与FPGA不交叉相连。可选地，该拓扑结构包括一套双路服务器时，第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，第一处理器和第二处理器与第一 FPGA和第二 FPGA均不交叉相连。可选地，该拓扑结构包括同构的两套或两套以上双路服务器时，在每一套双路服务器中，第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，所有的处理器和所有的FPGA均不交叉相连。可选地，该拓扑结构包括同构的两套或两套以上双路服务器时，在其中一套或一套以上双路服务器中，第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，部分处理器和FPGA不交叉相连，剩余的处理器和FPGA交叉相连。本专利技术实施例还提供了一种拓扑结构的建立方法，其特征在于，该方法适用于对芯片组进行验证，包括将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与芯片组所在的FPGA相连时不交叉。可选地，当该拓扑结构包括一套双路服务器时，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换的步骤包括将第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第 二芯片组的第一端口的端口逻辑互换，使得第一处理器和第二处理器与第一 FPGA和第二FPGA均不交叉相连。可选地，当该拓扑结构包括同构的两套或两套以上双路服务器时，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换的步骤包括在每一套双路服务器中，将第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，使得所有的处理器和所有的FPGA均不交叉相连。可选地，该拓扑结构包括同构的两套或两套以上双路服务器时，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换的步骤包括在其中一套或一套以上双路服务器中，将第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，使得部分处理器和FPGA不交叉相连，剩余的处理器和FPGA交叉相连。本专利技术实施例的优化拓扑结构减少了硬件线路的交叉设计，简化了拓扑结构特征；减少PCB布局布线的交叉走线，使硬件实现难度大大降低，有效减少了因总线交叉带来的PCB布线层数；FPGA实现的系统芯片组对CPU传输端口的单独管理，大大提升了系统芯片组代码维护的复杂度；大大缩短了 CPU与FPGA之间高速走线的长度，有效避免了因走线长度带来的对高速信号传输质量的影响。附图说明图I为相关技术的拓扑结构示意图；图2为本专利技术实施例的一套双路服务器的拓扑结构示意图；图3为本专利技术实施例的同构的两套双路服务器的拓扑结构示意图之一；图4为本专利技术实施例的同构的两套双路服务器的拓扑结构示意图之二。具体实施方式下面将结合附图及实施例对本专利技术的技术方案进行更详细的说明。需要说明的是，如果不冲突，本专利技术实施例以及实施例中的各个特征可以相互结合，均在本专利技术的保护范围之内。另外，虽然在流程图中示出了逻辑顺序，但是在某些情况下，可以以不同于此处的顺序执行所示出或描述的步骤。本专利技术的技术方案中，将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与现场可编程门阵列FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与现场可编程门阵列FPGA不交叉相连。现有技术中，以同构的双路服务器互连为例，在每一套双路服务器中，第一处理器由第一 FPGA所验证的第一芯片组的第一端口和第二 FPGA所验证的第二芯片组的第一端口互连管理，第二处理器由第一 FPGA所验证的第一芯片组的第二端口和第二 FPGA所验证的第二芯片组的第二端口互连管理。 本专利技术的一实施例中，拓扑结构包括一套双路服务器，此时第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，第一处理器和第二处理器与第一 FPGA和第二 FPGA均不交叉相连。本专利技术的另一实施例中，拓扑结构包括同构的两套或两套以上双路服务器，此时，在每一套双路服务器中，第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二FPGA所验证的第二芯片组的第一端口的端口逻辑互换，所有的处理器和所有的FPGA均不交叉相连。本专利技术的又一实施例中，拓扑结构包括同构的两套或两套以上双路服务器，此时，在其中一套或一套以上双路服务器中，第一 FPGA所验证的第一芯片组的第二端口的端口逻辑与第二 FPGA所验证的第二芯片组的第一端口的端口逻辑互换，部分处理器和FPGA不交叉相连，剩余的处理器和FPGA交叉相连。本专利技术实施例还提供了与上述拓扑结构相对应的一种拓扑结构的建立方法，该方法适用于对芯片组进行验证，包括将现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与本文档来自技高网...

【技术保护点】
一种系统拓扑结构，其特征在于，该拓扑结构应用于验证平台，其中：该拓扑结构中，现场可编程门阵列FPGA实现的一芯片组的一端口的端口逻辑与FPGA实现的另外一芯片组的一端口的端口逻辑互换，使得处理器与FPGA不交叉相连。

【技术特征摘要】

【专利技术属性】
技术研发人员：王恩东，胡雷钧，李仁刚，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：