级联积分梳状滤波器及其实现方法技术

本发明专利技术提供一种级联积分梳状滤波器及其实现方法，所述级联积分梳状滤波器为包括FIR结构和IIR结构相串联的复合结构，包括：位于前端的为有限冲激响应FIR结构的第一子级联积分梳状滤波器，以及位于后端、与所述第一子级联积分梳状滤波器串联、为无限冲激响应IIR结构的第二子级联积分梳状滤波器。本发明专利技术相对于现有技术，可弥补现有单一结构（FIR结构或IIR结构）的不足，优势互补以面积换速度，在实现成本和消耗功耗之间取得平衡，从而获得最佳性价比。

【技术实现步骤摘要】

本专利技术涉及一种变采样数字滤波领域，特别是涉及一种在功耗与面积之间取得平衡以获得最佳性价比的。
技术介绍
在数字通信等诸多领域中，通常会使用到数字滤波器来提升通信质量。滤波器的设计指标主要包括过渡带宽和旁瓣幅度。滤波器的设计通常希望获得尽量窄的过渡带宽和较低的旁瓣幅度，然而减小过渡带宽和抑制旁瓣幅度是不能兼得的，通常是以增加过渡带宽以换取旁瓣的抑制。例如，可以通过加窗函数来抑制旁瓣幅度，但与此同时却增加了过渡带宽，为了减小过渡带宽，又需增加滤波器的阶数，因此，要综合考虑技术指标以满足滤波器的要求。 当前，电能计量芯片的数据采集主要是通过Σ-Δ模数转换器(Sigma-DeltaADC)对模拟电压和模拟电流进行采样并转换成它们的数字形式，以便后面的计量电路来计算电能、功率和有效值等数据。为了提高电能表的精度，一般是通过提高Σ-Λ模数转换器的精度的方法来实现，根据Sigma-Delta用速度换精度的基本原理，此类模数转换器ADC比较适合中慢速高精度的应用场合。Σ-Λ模数转换器包括Σ-Λ调制器(Σ-AModulator)和数字滤波器两部分，其中，DEC (Decimation)数字抽取滤本文档来自技高网...

【技术保护点】
一种级联积分梳状滤波器，其特征在于，包括：位于前端的为有限冲激响应FIR结构的第一子级联积分梳状滤波器以及位于后端、与所述第一子级联积分梳状滤波器串联、为无限冲激响应IIR结构的第二子级联积分梳状滤波器。

【技术特征摘要】
1.一种级联积分梳状滤波器，其特征在于，包括位于前端的为有限冲激响应FIR结构的第一子级联积分梳状滤波器以及位于后端、与所述第一子级联积分梳状滤波器串联、为无限冲激响应IIR结构的第二子级联积分梳状滤波器。2.根据权利要求I所述的级联积分梳状滤波器，其特征在于， 第一子级联积分梳状滤波器为K阶FIR结构； 第二子级联积分梳状滤波器为K阶IIR结构，包括积分器组、延时器、以及微分器组； 所述积分器组包括级联而成的K个积分器，K为大于等于2的自然数； 所述微分器组包括级联而成的K个微分器，K为大于等于2的自然数； 所述延时器串联在所述积分器组中最后一级积分器的输出端和所述微分器组中第一级微分器的输入端之间。3.根据权利要求I或2所述的级联积分梳状滤波器，其特征在于 所述级联积分梳状滤波器的总降频为OSR ； 所述第一子级联积分梳状滤波器实现Ml倍降频，降采倍数为2的幂次，M1=2m, M为正整数； 所述第二子级联积分梳状滤波器实现N倍降频； 其中，0SR=M1*N。4.根据权利要求3所述的级联积分梳状滤波器，其特征在于 定义代价函数=寄存位宽*运行速度，BP ,Pr ice = Bits * Freq ； 前端为FIR结构的第一子级联积分梳状滤波器的实现代价为其中，Ml为所述第一子级联积分梳状滤波器的降频，Ml = 2m，M为幂次，K为级联积分梳状滤波器的预定级数，Bin为输入数据的输入位宽，FS为输入数据的采样频率； 后端为IIR结构的第二子级联积分梳状滤波器的实现代价为 Price [Hiie] = [K*B0Ut] * [ (N+l) * (FS/OSR)] =[K (FS/OSR) * (N+l) ] * [Bin+K (M+log2N)] 其中，K为级联积分梳状滤波器的预定级数，Bin为输入数据的输入位宽，Bout为输出数据的位宽，OSR为所述级联积分梳状滤波器的总降频，N为所述第二子级联积分梳状滤波器的降频； 级联积分梳状滤波器的总的实现代价为前端为FIR...

【专利技术属性】
技术研发人员：张斌阳，张志勇，
申请(专利权)人：钜泉光电科技上海股份有限公司，
类型：发明
国别省市：