驱动非易失性逻辑电路的方法技术

非易失性逻辑电路（20）中，沿着强电介质膜（13）的长度方向，第一输入电极（17a）被夹在电源电极（15）与第二输入电极（17b）之间。沿着强电介质膜（13）的长度方向，第二输入电极（17b）被夹在第一输入电极（17a）与输出电极（16）之间。本发明专利技术的非易失性逻辑电路（20）的驱动方法具备：将选自4种状态中的1种状态通过对控制电极（12）、第一输入电极（17a）和第二输入电极（17b）分别施加根据该状态规定的电压V1、Va和Vb而写入到非易失性逻辑电路（20）的工序；和基于在电源电极（15）与输出电极（16）之间施加电压而产生的电流决定非易失性逻辑电路（20）具有高电阻状态还是低电阻状态的工序。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及驱动具备由强电介质膜和半导体膜形成的层叠膜的非易失性逻辑电路的方法。
技术介绍
专利文献I公开了非易失性开关装置。图8表示在专利文献I的图3中公开的现有的非易失性开关装置。如图8A所示，该非易失性开关装置具备基板11、控制电极12、强电介质层13、半导体层14和第一 第三电极15a 15c。控制电极12、强电介质层13和半导体层14依次在基板11上层叠。第一 第三电极15a 15c设置在半导体层14上。在控制电极12与第一 第三电极15a 15c之间施加电压,使强电介质层13的极 化方向发生变化。当强电介质层13的一部分具有向上的极化方向时，在该一部分之上层叠的半导体层14的部分具有低电阻。这对应于导通状态。另一方面，当强电介质层13的一部分具有向下的极化方向时，在该一部分之上层叠的半导体层14的部分具有高电阻。这对应于断开状态。图8A中，仅位于第三电极15c的下方的强电介质层13的一部分具有向下的极化方向。因此，如图8B所示，电流选择性地从第一电极15a流向第二电极15b。先行技术文献专利文献专利文献I :日本特开2009 - 99606号公报
技术实现思路
专利技术本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：金子幸广，
申请(专利权)人：松下电器产业株式会社，
类型：发明
国别省市：