本发明专利技术公开了一种拼接墙批量信号同步显示的方法，在拼接墙的FPGA逻辑处理单元上配置了二级寄存器，即临时寄存器和有效控制寄存器。其中，有效控制寄存器用于保存当前批次信号的配置参数，临时寄存器用于保存下一批次信号的配置参数。在信号切换前，将待显示的信号的数据预存在临时寄存器中，预存操作完成后，再采用同步控制寄存器将临时寄存器中数据锁存到有效控制寄存器，使拼接墙的FPGA逻辑处理单元按照有效控制寄存器中的数据进行处理与显示。由于采用了预先存储的方式，大大节约了有效控制寄存器获取数据的时间，避免了不同信号窗口显示图像不同步的现象，改善了用户体验。
【技术实现步骤摘要】
本专利技术涉及拼接墙显示
，特别是涉及一种。
技术介绍
为了满足用户的各种需求，大屏幕拼接墙的信号源越来越多样化。为了便于操作，通常在拼接墙控制端将同时显示多个信号的操作设置为批量信号显示模式。当从一种批量信号显示模式切换到另外一种批量信号显示模式时，在大屏幕拼接墙中对多个信号窗口参数进行配置出现延时，将导致信号显示窗口不同步、花屏、蓝屏等现象。
技术实现思路
基于上述情况，本专利技术提出了一种，以在拼接墙 上同步显示批量信号。一种，包括步骤在拼接墙的FPGA逻辑处理单元配置临时寄存器、有效控制寄存器和同步控制寄存器；所述有效控制寄存器保存当前批次信号的配置参数；所述临时寄存器按照接收到的控制命令保存下一批次信号的配置参数；所述临时寄存器的保存工作完成后，所述同步控制寄存器触发所述临时寄存器与所述有效控制寄存器之间的锁存器，所述锁存器将所述临时寄存器中保存的配置参数更新到所述有效控制寄存器；拼接墙的FPGA逻辑处理单元按照所述有效控制寄存器中的配置参数对信号源进行处理并显示。优选地，在拼接墙的FPGA逻辑处理单元还配置显示控制寄存器，所述显示控制寄存器在接到所述控制命令后，控制拼接墙的FPGA逻辑处理单元，通过读写同一帧图像的方式使拼接墙显示图像静止；所述锁存器将所述临时寄存器中保存的配置参数更新到所述有效控制寄存器后，所述显示控制寄存器控制拼接墙的FPGA逻辑处理单元，通过循环读写帧图像的方式激活拼接墙显示的图像。优选地，所述临时寄存器还对保存的下一批次信号的配置参数进行预处理。优选地，所述同步控制寄存器采用发送使能信号的方式触发所述锁存器。本专利技术，在拼接墙的FPGA逻辑处理单元上配置了两级寄存器，即临时寄存器和有效控制寄存器。其中，有效控制寄存器用于保存当前批次信号的配置参数，临时寄存器用于保存下一批次信号的配置参数。在信号切换前，将待显示的信号的数据预存在临时寄存器中，预存操作完成后，再采用同步控制寄存器将临时寄存器中数据锁存到有效控制寄存器，使拼接墙的FPGA逻辑处理单元按照有效控制寄存器中的数据进行处理与显示。由于采用了预先存储的方式，大大节约了有效控制器寄存器获取数据的时间，避免了不同窗口显示图像不同步的现象，改善了用户体验。附图说明图I为本专利技术的流程示意图；图2为本专利技术为拼接墙FPGA逻辑处理单元配置的各寄存器之间的关系示意图。具体实施例方式传统的技术，拼接墙的FPGA逻辑处理单元只设有一级寄存器，造成图像显示不同步的根本原因是向该寄存器写入数据用时较长。本专利技术从减少寄存器数据写入时间的角度出发，来解决拼接墙批量信号显示不同步的问题。下面结合附图与实施例详细解释本专利技术。 本专利技术，如图I所示，包括步骤步骤SI、在拼接墙的FPGA逻辑处理单元配置临时寄存器、有效控制寄存器和同步控制寄存器；步骤S2、所述有效控制寄存器保存当前批次信号的配置参数；步骤S3、所述临时寄存器按照接收到的控制命令保存下一批次信号的配置参数；步骤S4、所述临时寄存器的保存工作完成后，所述同步控制寄存器触发所述临时寄存器与所述有效控制寄存器之间的锁存器，所述锁存器将所述临时寄存器中保存的配置参数更新到所述有效控制寄存器；步骤S5、拼接墙的FPGA逻辑处理单元按照所述有效控制寄存器中的配置参数对信号源进行处理并显示。拼接墙的FPGA逻辑处理单元控制着拼接墙的显示效果，如图2所示，本专利技术为FPGA逻辑处理单元配置了临时寄存器、有效控制寄存器和同步控制寄存器，临时寄存器与有效控制寄存器之间通过一个锁存器相连，锁存器的使能端与同步控制寄存器相连。其中，有效控制寄存器保存着当前批次信号的配置参数，FPGA逻辑处理单元按照该寄存器中的数据对图像信号进行处理并在拼接墙上显示。当需要将当前批次信号切换到下一批次信号时，操作人员向FPGA逻辑单元发送控制命令，临时寄存器按照控制命令保存下一批次信号的配置参数。所有临时寄存器的保存工作都完成后，同步控制寄存器向锁存器发送使能信号，锁存器被触发，将临时寄存器中的数据锁存到有效控制寄存器。FPGA逻辑处理单元读取有效控制寄存器中新的数据，在拼接墙上同步显示下一批次信号。为了进一步改善同步显示效果，本专利技术在拼接墙的FPGA逻辑处理单元还配置了显示控制寄存器，用于控制拼接墙显示图像的静止或活动。具体做法是显示控制寄存器在接到上述控制命令后，控制拼接墙的FPGA逻辑处理单元，通过读写同一帧图像的方式使拼接墙显示图像静止；当锁存器将临时寄存器中保存的配置参数更新到有效控制寄存器后，显示控制寄存器控制拼接墙的FPGA逻辑处理单元，通过循环读写帧图像的方式激活拼接墙显示的图像。如此，用户从拼接墙上看到的效果是，上一批次信号同步切换到下一批次信号。作为一个优选的实施例，临时寄存器还对保存的下一批次信号的配置参数进行预处理，如算法的运算，以减少FPGA逻辑处理单元的处理时间，加快图像的同步显示。以上所述实施例仅表达了本专利技术的几种实施方式，其描述较为具体和详细，但并 不能因此而理解为对本专利技术专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本专利技术构思的前提下，还可以做出若干变形和改进，这些都属于本专利技术的保护范围。因此，本专利技术专利的保护范围应以所附权利要求为准。本文档来自技高网...
【技术保护点】
【技术特征摘要】
1.一种拼接墙批量信号同步显示的方法，其特征在于，包括步骤 在拼接墙的FPGA逻辑处理单元配置临时寄存器、有效控制寄存器和同步控制寄存器； 所述有效控制寄存器保存当前批次信号的配置参数； 所述临时寄存器按照接收到的控制命令保存下一批次信号的配置参数； 所述临时寄存器的保存工作完成后，所述同步控制寄存器触发所述临时寄存器与所述有效控制寄存器之间的锁存器，所述锁存器将所述临时寄存器中保存的配置参数更新到所述有效控制寄存器； 拼接墙的FPGA逻辑处理单元按照所述有效控制寄存器中的配置参数对信号源进行处理并显示。2.根据权利要求I所述的拼接墙批量信号同步显示的方法，其特征在于，在拼接墙...
【专利技术属性】
技术研发人员：胡军模，伍健庭，
申请(专利权)人：广东威创视讯科技股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。