一种适用于增量ΣΔADC的双采样调制器制造技术

本发明专利技术公开了高精度模数变换器领域的一种适用于增量ΣΔADC的双采样调制器。本发明专利技术采用全浮空双线性积分器的电路结构，使用两组采样电容及四个复位开关。本发明专利技术的有益效果为：本发明专利技术的功耗效率得到了提高。本发明专利技术不存在因电容失配造成的线性度恶化的问题，也没有增加芯片的面积。

【技术实现步骤摘要】

本专利技术属于高精度模数变换器领域，特别涉及一种适用于增量Σ AADC的双采样调制器。
技术介绍
增量(incremental) Σ Λ ADC是传统Σ Λ ADC的一个变种，主要用于实现对直流或低速信号进行高精度模数变换，应用领域为仪器、仪表、传感器读出电路等方面。与传统Σ Δ ADC类似，増量Σ Λ ADC也包含I阶，2阶或高阶等结构，另外，增量Σ Λ ADC还可以与算法型(algorithm) ADC结合,实现扩展计数型(Extended Counting) ADC。在电路结构上，増量Σ Δ ADC的调制器与传统Σ Δ ADC调制器的主要差别为复位操作，即增量Σ ΔADC在对每ー个采样点进行变换之前要对调制器进行复位清O。因此，存在周期性的复位操作是增量Σ Δ ADC的ー个主要特征。传统Σ Δ ADC无周期性的复位操作。 増量Σ Δ ADC的基本电路模块为开关电容调制器。如图I所示为常用的全差分开关电容调制器的电路结构。第一开关SI接正相输入电压Vin+，第四开关S4接反相输入电压Vin-,第二开关S2接正相參考电压Vref+,第三开关S3接反相參考电压Vref-;第一采样电容Cs的一端接第一开关SI和第二开关S2的公共节点，另一端接第五开关S5和第六开关S6的公共节点；第二采样电容Cs’的一端第三开关S3和第四开关S4的公共节点，另一端接第七开关S7和第八开关S8的公共节点；第五开关S5和第七开关S7接地；第六开关S6接第九开关S9、第一积分电容Cf和第一运算放大器OTA的正输入端的公共节点，第八开关S8接第十开关S10、第二积分电容Cf’和第一运算放大器OTA的反输入端的公共节点；第一比较器LMl的正输入端接第九开关S9和第一积分电容Cf的公共节点，第一比较器LMl的反输入端接第十开关SlO和第二积分电容Cf’的公共节点，第一比较器LMl的输出端接第一 DQ触发器的输入端,第一米样时钟分别连接第一 DQ触发器和第一比较器LMl ；第九开关S9和第十开关SlO为复位开关；第一采样时钟的时钟频率为Fe。増量Σ Δ ADC在对I个数据进行模数转换时，开关电容调制器进行复位操作，第九开关S9和第十开关SlO用于实现増量Σ Δ ADC中的复位操作。具体地说，第九开关S9和第十开关SlO闭合，完成对第一积分电容Cf和第二积分电容Cf’的清零。完成复位操作后，依次进行第I个时钟周期至第η个时钟周期的操作，第j个时钟周期分为两个相位时段，j取I至η ;因而，需要依次进行第I相位时段至第2η相位时段的操作；进行第j个时钟周期的操作是指如下过程第j个时钟周期包括第第2j_l相位时段和第2j相位时段，在第2j_l相位时段，第一开关SI、第四开关S4、第五开关S5和第七开关S7闭合，第二开关S2、第三开关S3、第六开关S6和第八开关S8断开，第九开关S9和第十开关SlO断开；正相输入电压Vin+被第一米样电容Cs米集,反相输入电压Vin-被第二米样电容Cs’米集,第2j-l相位时段为米样相位时段；在第2j相位时段，第二开关S2、第三开关S3、第六开关S6和第八开关S8闭合，第ー开关SI、第四开关S4、第五开关S5和第七开关S7断开，第九开关S9和第十开关SlO断开；第一米样电容Cs和第二米样电容Cs’的电荷被转移到第一积分电容Cf和第二积分电容Cf’上；与此同时，第一采样电容Cs和第二采样电容Cs’两者的左极板接反馈回的差分參考电压D [j-1] X Vref，因此转移到第一积分电容Cf和第二积分电容Cf’的实际电荷为Cs X(Vin-D[j-l]XVref)。D[j-1]为第j_l个时钟周期后比较器的输出。上述操作为Σ Λ调制器的基本操作。第2j相位时段被称为积分相位时段。上述积分器每个时钟周期只完成一次积分操作，其主要问题是功耗效率较低。在采样相位时段，运算放大器并没有发挥作用，但是仍在消耗功耗
技术实现思路
本专利技术针对上述缺陷公开了ー种适用于增量Σ Λ ADC的双采样调制器，该调制器在每ー个时钟周期完成了两次积分操作，即在第2j-l相位时段和第2j相位时段分别各有一次。因此，同样的时钟频率下，电路的实际操作频率变为原来的两倍，而消耗的功耗不变。故功耗效率得到了提高。另外，本专利技术提出的结构不存在因电容失配造成的线性度恶化的问题，也没有増加芯片的面积。一种适用于增量Σ Δ ADC的双采样调制器，它的结构如下正相输入电压分别连接第一节点和第三节点，反相输入电压分别连接第二节点和第四节点；正相參考电压分别连接第九节点和第十一节点，反相參考电压分别连接第十节点和第十二节点；第十一开关、第三采样电容和第十五开关依次串联连接，第十二开关、第四采样电容和第十六开关依次串联连接；第十三开关、第五采样电容和第十七开关依次串联连接，第十四开关、第六采样电容和第十八开关依次串联连接；第二运算放大器的正输入端连接第三积分电容、第二十ー开关、第十九开关、第五节点、第七节点、第十三节点和第十五节点的公共节点，第二运算放大器的反输入端连接第四积分电容、第二十二开关、第二十开关、第六节点、第八节点、第十四节点和第十六节点的公共节点；直流电平分别连接第十九开关和第二十开关，第ニ比较器的正输入端连接第三积分电容和第二十一开关的公共节点，第二比较器的反输入端连接第四积分电容和第二十二开关的公共节点，第二比较器的输出端连接第二 DQ触发器的输入端，第二采样时钟分别连接第二比较器和第二 DQ触发器；对I个数据进行数模转换的时间分为复位相位时段以及第I个时钟周期至第η个时钟周期，第j个时钟周期分为两个相位时段 第2 j-Ι相位时段和第2j相位时段，j取I至η ;因而，第I个时钟周期至第η个时钟周期由第I相位时段至第2η相位时段构成；在复位相位时段，第十一开关连接第一节点，第十二开关连接第四节点；第十三开关连接第九节点，第十四开关连接第十二节点；第十五开关连接第五节点，第十六开关连接第八节点；第十七开关连接第十三节点，第十八开关连接第十六节点；第十九开关、第二十开关、第二十一开关和第二十二开关闭合；在第2j_l相位时段，第十一开关连接第二节点，第十二开关连接第三节点；第十三开关连接第十节点，第十四开关连接第十一节点；第十五开关连接第六节点，第十六开关连接第七节点；第十七开关连接第十四节点，第十八开关连接第十五节点；第十九开关、第二十开关、第二十一开关和第二十二开关断开；在第2j相位时段，第十一开关连接第一节点，第十二开关连接第四节点；第十三开关连接第九节点，第十四开关连接第十二节点；第十五开关连接第五节点，第十六开关连接第八节点；第十七开关连接第十三节点，第十八开关连接第十六节点；第十九开关、第二十开关、第二十一开关和第二十二开关断开。所述第十九开关、第二十开关、第二十一开关和第二十二开关均为复位开关。本专利技术的有益效果为本专利技术的功耗效率得到了提高。本专利技术不存在因电容失配造成的线性度恶化的问题，也没有増加芯片的面积。附图说明图I为传统的用于增量Σ Δ ADC的调制器结构示意图。图2为全浮空双线性积分器结构示意图。 图3a为本专利技术提出的双采样调制器结构在第2j_l相位时段的示意图。图3b为本专利技术提出的双采样调制器结构在第2j相位时段的示意图。图4为本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种适用于增量Σ Δ ADC的双采样调制器，其特征在于，它的结构如下正相输入电压(Vin+)分别连接第一节点(A)和第三节点(C)，反相输入电压(Vin-)分别连接第二节点(B)和第四节点(D);正相參考电压(Vref+)分别连接第九节点(I)和第十一节点(K)，反相參考电压(Vref-)分别连接第十节点(J)和第十二节点(L);第十一开关(S11)、第三采样电容(Csl)和第十五开关(S15)依次串联连接，第十二开关(S12)、第四采样电容(CS1’)和第十六开关(S16)依次串联连接；第十三开关(S13)、第五采样电容(Cs2)和第十七开关(S17)依次串联连接，第十四开关(S14)、第六采样电容(Cs2’)和第十八开关(S18)依次串联连接；第二运算放大器(OTAl)的正输入端(Vp)连接第三积分电容(Cf!)、第二十一开关(S21)、第十九开关(S19)、第五节点(E)、第七节点(G)、第十三节点(M)和第十五节点(O)的公共节点，第二运算放大器(OTAl)的反输入端(Vn)连接第四积分电容(Cf!’)、第二十二开关(S22)、第二十开关(S20)、第六节点(F)、第八节点(H)、第十四节点(N)和第十六节点(P)的公共节点；直流电平(VCM)分别连接第十九开关(S19)和第二十开关(S20)，第二比较器(LM2)的正输入端连接第三积分电容(Cfl)和第二i^一开关(S21)的公共节点，第二比较器(LM2)的反输入端连接第四积分电容(Cf!’)和第二十二开关(S22)的公共节点，第ニ比较器(LM2)的输出端连接第二 DQ触发器的输入端，第二采样时钟分别连接第二比较器(LM2)和第二 DQ触发器； 对I个数据进行数模转换的时间分为复位相位时段以及第I个时钟周期至第η个时钟周期，第j个时钟周期分为两个相位时段 第2j-l相位时段和第2j相位时段，j取I至η ;...

【专利技术属性】
技术研发人员：陈宏雷，伍冬，沈延钊，许军，
申请(专利权)人：清华大学，
类型：发明
国别省市：