正交晶格匹配网络制造技术

提供了一种正交晶格匹配网络。实施例包括但不限于包括正交晶格匹配网络的装置及系统，该正交晶格匹配网络包括：第一路径，该第一路径具有串联电感器和并联电感器；以及第二路径，该第二路径具有串联电容器和并联电容器。可描述并要求保护其它实施例。

【技术实现步骤摘要】

本专利技术的实施例总体上涉及微电子器件，更具体地涉及正交晶格匹配网络及合并这样的正交晶格匹配网络的系统。
技术介绍
移动设备内的放大电路经常不得不导致变化的发射功率需求和变化的阻抗负载。这些变化的需求可以引起放大电路针对移动设备的不同运行状况，例如针对移动设备运行的模式或频率范围、与基站的距离等提供不同的发射功率。这些变化的需求也可以要求放大电路对外部阻抗变化呈现最小变化量。为了使放大电路在固定的电源电压的情况下有效地运行在发射功率的范围内，放大电路可以包括能够提供变化的阻抗变换的匹配网络。附图说明 结合附图通过下面的详细描述将容易理解本专利技术的实施例。为了便于该描述，相同的附图标记表示相同的结构元件。在附图的图中通过示例而不是通过限制示出了本专利技术的实施例。图I是相关技术的匹配电路的电路图。图2是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图3是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图4是相关技术的匹配电路的电路图。图5A和5B是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图6是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图7是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图8是根据各种实施例的运行在高功率模式下的图7的装置的电路图。图9是根据各种实施例的运行在中功率模式下的图7的装置的电路图。图10是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图11是根据各种实施例的运行在高功率模式下的图10的装置的电路图。图12是根据各种实施例的运行在中功率模式下的图10的装置的电路图。图13是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图14是根据各种实施例的运行在高功率模式下的图13的装置的电路图。图15是根据各种实施例的运行在中功率模式下的图13的装置的电路图。图16是根据各种实施例的包括正交晶格匹配电路的另ー装置的电路图。图17是根据各种实施例的运行在高功率模式下的图16的装置的电路图。图18是根据各种实施例的运行在中功率模式下的图16的装置的电路图。图19是根据各种实施例的包括正交晶格匹配电路的另ー装置的电路图。图20是根据各种实施例的运行在高功率模式下的图19的装置的电路图。图21是根据各种实施例的运行在中功率模式下的图19的装置的电路图。图22是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图23是根据各种实施例的运行在高功率模式下的图22的装置的电路图。图24是根据各种实施例的运行在低功率模式下的图22的装置的电路图。图25是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图26是根据各种实施例的运行在高功率模式下的图25的装置的电路图。图27是根据各种实施例的运行在低功率模式下的图25的装置的电路图。图28是根据各种实施例的包括正交晶格匹配电路的装置的电路图。 图29是根据各种实施例的运行在高功率模式下的图28的装置的电路图。图30是根据各种实施例的运行在低功率模式下的图28的装置的电路图。图31是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图32是根据各种实施例的运行在高功率模式下的图31的装置的电路图。图33是根据各种实施例的运行在低功率模式下的图32的装置的电路图。图34是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图35是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图36是根据各种实施例的运行在高功率模式下的图35的装置的电路图。图37是根据各种实施例的运行在低功率模式下的图35的装置的电路图。图38是根据各种实施例的包括正交晶格匹配电路的装置的电路图。图39示出了图示W_CDMA(宽带码分多址)输出利用分布的图。图40是相关技术的Chireix (希莱克斯)体系结构。图41是根据各种实施例的使用正交组合器取代传统Chireix电路的电路体系结构。图42是根据各种实施例的使用正交组合器取代传统Chireix电路的电路体系结构。图43是根据各种实施例的使用正交组合器取代传统Chireix电路的电路体系结构。图44是与用于操作根据各种实施例的包括正交晶格匹配网络的装置的方法相关联的ー些操作的流程图。图45是与用于操作根据各种实施例的包括正交晶格匹配网络的装置的另一方法相关联的ー些操作的流程图。图46是与用于操作根据各种实施例的包括正交晶格匹配网络的装置的另一方法相关联的ー些操作的流程图。图47是合并根据各种实施例的正交晶格匹配网络的系统的框图。具体实施例方式在下面的详细描述中，參考形成本文的一部分的附图，其中，相同的附图标记始终表示相同的部分，并且在附图中通过图示示出了可以实施本专利技术的实施例。应当理解，在不偏离本专利技术的范围的情况下可以采用其它实施例并且可以进行结构改变或逻辑改变。因此，不应当在限制意义上理解下面的详细描述，而且根据本专利技术的实施例的范围由所附权利要求及其等同内容来限定。可以以有助于理解本专利技术的实施例的方式依次将各种操作描述为多个离散操作；然而，说明的顺序不应当被解释成意指这些操作是顺序相关的。此外，一些实施例可以包括比可以描述的操作更多或更少的操作。描述可以使用短语“在实施例中”、“在多个实施例中”、“在ー些实施例中”、或“在各种实施例中”，这些短语可以各自表示相同或不同的实施例中的一个或更多个实施例。此夕卜，关于本专利技术的实施例使用的术语“包括”、“包含”、“具有”等等是同义的。如本文中使用的，“耦合”及其派生词可以表示以下中的一个或更多个。“耦合”可以表示直接的物理的或电的耦合或连接，其中，在被称为彼此耦合的元件之间没有其它耦合或连接的元件。“耦合”也可以表示间接的物理的或电的耦合或连接，其中，ー个或更多个其它元件耦合或连接在被称为彼此耦合的元件之间。 为了本公开的目的，短语“A/B”表示A或B。短语“A和/或B”表示㈧、(B)、或(A和B)。短语“A、B和C中的至少ー个”表示(A)、(B)、(C)、(A和B)、(A和C)、(B和C)、或(A、B和C)。短语“㈧B”表示(B)、或(A和B)，就是说，A是可选元件。另外，尽管本公开内容的实施例可以被示出并描述为包括特定数目的部件或元件，但是实施例不限于任何特定数目的部件或元件。总体上本公开特别涉及晶格匹配。实施例包括但不限于微电子器件，更具体地包括但不限于正交晶格匹配网络，以及合并这样的正交晶格匹配网络的系统。也可以公开并要求保护其它的实施例。在图I所示的晶格匹配网络的现有技术的实现中，上路径中的相移是-90°，而下路径中的相移是+90°。因此，两条路径之间的差分相移是180°。在这些相移的情况下，网络总是采取图I所示的形式。根据本公开的各种实施例，图2中示出了装置100的实施例，装置100包括正交(即，具有90°的相増量(phase delta))的第一功率放大器(PA) 102和第二功率放大器(PA) 104以形成正交晶格匹配网络106，并且被偏置电路108选择性地偏置。正交晶格匹配网络106可以被配置成以三端ロ无功网络提供正交相位组合和阻抗匹配，该正交晶格匹配网络106包括第一路径110和第二路径112，第一路径110具有串联电感器114和并联电感器116，第二路径112具有串联电容器118和并联电容器120。网络1本文档来自技高网...

【技术保护点】

【技术特征摘要】
2011.03.23 US 13/070,4241.ー种装置，包括 第一功率放大器； 第二功率放大器；以及 正交晶格匹配网络，所述正交晶格匹配网络包括第一路径，所述第一路径与所述第一功率放大器耦合并具有串联电感器和并联电感器；以及第二路径，所述第二路径与所述第ニ功率放大器耦合并具有串联电容器和并联电容器。2.根据权利要求I所述的装置，还包括输出匹配电路，所述输出匹配电路包括与输出电容器和负载耦合的输出电感器，其中所述输出电容器和所述负载并联耦合，以及其中，所述输出匹配电路与所述正交晶格匹配网络的输出节点耦合。3.根据权利要求2所述的装置，还包括开关，所述开关将在所述串联电感器和所述并联电感器之间的第一节点与在所述输出电感器和所述输出电容器之间的第二节点选择性地耦合。4.根据权利要求2所述的装置，其中所述串联电感器包括第一电感器，其中所述并联电感器包括第二电感器，其中所述串联电容器包括第一电容器，其中所述并联电容器包括第二电容器，以及其中所述装置还包括第三电感器，所述第三电感器与所述正交晶格匹配网络的输出节点耦合；第三电容器，所述第三电容器与所述第三电感器耦合；以及第三功率放大器，所述第三功率放大器与在所述第三电感器和所述第三电容器之间的节点耦合。5.根据权利要求I所述的装置，其中，所述第一功率放大器被配置成被选择性地偏置。6.根据权利要求I所述的装置，其中，所述第二功率放大器被配置成被选择性地偏置。7.根据权利要求I所述的装置，还包括第一开关，所述第一开关将在所述串联电感器和所述并联电感器之间的第一节点与所述正交晶格匹配网络的输出节点选择性地耦合。8.根据权利要求7所述的装置，还包括第二开关，所述第二开关将在所述串联电容器和所述并联电容器之间的第二节点与所述正交晶格匹配网络的所述输出节点选择性地耦合。9.根据权利要求7所述的装置，还包括第二开关，所述第二开关将所述第一节点与在所述串联电容器和所述并联电容器之间的第二节点选择性地耦合。10.根据权利要求I所述的装置，其中所述串联电容器包括第一电容器，其中所述并联电容器包括第二电容器，以及其中所述装置还包括第三电容器，所述第三电容器选择性地耦合到所述正交晶格匹配网络的输出节点。11.根据权利要求I所述的装置，其中，所述串联电感器被部分地短路。12.根据权利要求I所述的装置，其中所述串联电感器包括第一电感器，其中所述并联电感器包括第二电感器，以及其中所述装置还包括第三电感器，所述第三电感器选择性地与所述第一电感器并联耦合。13.根据权利要求I所述的装置，还包括第三功率放大器，所述第三功率放大器与所述正交晶格匹配网络的输出节点耦合。14.根据权利要求13所述的装置，其中，所述第三功率放大器被配置成被选择性地偏置。15.根据权利要求I所述的装置，还包括输出电感器，所述输出电感器与所述正交晶格匹配网络的输出节点耦合；输出电容器，所述输出电容器与所述输出电感器耦合；以及第三功率放大器，所述第三功率放大器与在所述输出电感器和所述输出电容器之间的节点耦合。16.根据权利要求15所述的装置，其中，所述输出电感器包括第一输出电感器，其中所述输出电容器包括第一输出电容器，以及其中所述装置还包括第二输出电感器，所述第二输出电感器与在所述第一输出电感器和所述第一输出电容器之间的节点I禹合；以及第ニ输出电容器，所述第二输出电容器与所述第二输出电感器I禹合。17.ー种装置，包括 正交晶格匹配网络，所述正交晶格匹配网络包括第一路径，所述第一路径具有串联电感器和并联电感器；以及第ニ路径，所述第二路径具有串联电容器和并联电容器；以及 功率放大器，所述功率放大器与所述正交晶格匹配网络的所述第一路径耦合。18.根据权利要求17所述的装置，还包括输出匹配电路，所述输出匹配电路包括与输出电容器和负载耦合的输出电感器，其中所述输出电容器和所述负载并联耦合，以及其中所述输出匹配电路耦合到所述正交晶格匹配网络的输出节点。19.根据权利要求18所述的装置，还包括开关，所述开关将在所述串联电感器和所述并联电感器之间的第一节点与在所述输出电感器、和所述输出电容器及所述负载之间的第ニ节点选择性地耦合。20.根据权利要求17所述的装置，还包括第一开关，所述第一开关将在所述串联电感器和所述并联电感器之间的第一节点与所述正交晶格匹配网络的输出节点选择性地耦合。21.根据权利要求20所述的装置，还包括第二开关，所述第二开关将在所述串联电容器和所述并联电容器之间的第二节点与所述正交晶格匹配网络的所述输出节点选择性地耦合。22.根据权利要求20所述的装置，还包括第二开关，所述第二开关将所述第一节点与在所述串联电容器和所述并联电容器之间的第二节点选择性地耦合。23.根据权利要求17所述的装置，其中所述串联电容器包括第一电容器，其中所述并联电容器包括第二电容器，以及其中所述装置还包括第三电容器，所述第三电容器选择性地耦合到所述正交晶格匹配网络的输出节点。24.根据权利要求17所述的装置，其中，所述串联电感器被部分地短路。25.根据权利要求17所述的装置，其中所述串联电感器包括第一电感器，其中所述并联电感器包括第二电感器，以及其中所述装置还包括第三电感器，所述第三电感器选择性地与所述第一电感器并联耦合。26.ー种装置，包括 正交晶格匹配网络，所述正交晶格匹配网络包括第一路径，所述第一路径具有串联电感器和并联电感器；以及第ニ路径，所述第二路径具有串联电容器和并联电容器；以及 低功率放大器，所述低功率放大器与所述正交晶格匹配网络耦合。27.根据权利要求26所述的装置，还包括输出匹配电路，所述输出匹配电路包括与输出电容器和负载耦合的输出电感器，其中所述输出电容器和所述负载并联耦合，以及其中所述输出匹配电路耦合到所述正交晶格匹配网络的输出节点。28.根据权利要求27所述的装置，其中所述串联电感器包括第一电感器，其中所述并联电感器包括第二电感器，其中所述串联电容器包括第一电容器，其中所述并联电容器包括第二电容器，以及其中所述装置还包括第三电感器，所述第三电感器与所述正交晶格匹配网络的输出节点耦合；以及第三电容器，所述第三电容器与所述第三电感器串联耦合。29.根据权利要求28所述的装置，其中，所述低功率放大器与在所述第三电感器和所述第三电容器之间的节点耦合。30...

【专利技术属性】
技术研发人员：彼得·V·赖特，
申请(专利权)人：特里奎恩特半导体公司，
类型：发明
国别省市：