一种用于CameraLink相机的高速数字图像记录仪制造技术

本实用新型专利技术涉及图像数字信号处理技术领域，尤其涉及一种用于CameraLink相机的高速数字图像记录仪。本实用新型专利技术包括高速图像数据接收转换模块，由1块高速图像数据接收转换子板构成；硬盘存储控制模块，由4块硬盘存储控制子板构成；硬盘阵列模块，由16块SSD固态硬盘或者普通硬盘组成，用于存储图像数据。本实用新型专利技术不仅可以替代传统的基于PC机的CameraLink图像数据采集卡来获取并存储CameraLinkBase型相机和Medium型相机的图像数据，还能完成高速CameraLinkFull相机所输出图像数据的捕获、显示和存储。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及图像数字信号处理
，尤其涉及一种用于CameraLink相机的大容量高速数字图像数据记录设备。
技术介绍
CameraLink标准打破了相机公 司和采集卡公司各自为政的格局，采用了统一的物理接插件和线缆定义，规范了数字摄像机和图像采集卡之间的接口，其包含Base、Medium、Full三个规范，从而满足不同工业应用场合的需要。以德国Mikrotron公司的高速CameraLink Full相机MC1310为例，当所拍摄的图像分辨率为1280*1024，图像像元的灰阶位深为IObits时，其每秒钟可以最高拍摄500帧图像，因此工程师们将该类相机广泛地应用到PIV、落点测试、飞行物姿态测量等对高速运动物体的研究活动中。针对上述需求，工程师们除了需要具有高速的CameraLink相机,还需要具备高速相机图像长时间记录系统，用于将CameraLink相机拍摄的图像记录下来，便于以后的数据回放、分析，从而进行进一步的科学研究。传统的针对普通速率的CameraLink相机的图像采集系统主要由高性能的计算机和CameraLink图像采集卡构成,CameraLink图像采集卡用于捕获相机输出的图像数据,并通过计算机的PCI或者PCIE总线将相机输出的图像数据传输到高性能计算机的内存中，高性能计算机则在操作系统的控制下将内存中的图像数据保存在磁盘或磁盘阵列中。然而，由于受到计算机总线带宽的局限，这种传统的图像采集系统根本不可能完成图像数据输出率高达1250MB/s (1280*1024*500*2)的高速CameraLink Full相机的图像采集和存储。
技术实现思路
针对上述存在的技术问题，本技术的目的是提供一种适用于CameraLink相机的大容量高速数字图像数据记录设备，该设备利用大规模可编程逻辑器件直接构造了专用硬盘阵列控制电路，彻底摆托了计算机总线带宽的束缚，从而实现了图像数据输出率高达1250MB/s (1280*1024*500*2)的高速CameraLink Full相机的图像采集与存储。为达到上述目的，本技术采用如下的技术方案.一种用于CameraLink相机的高速数字图像记录仪，包括高速图像数据接收转换模块、硬盘存储控制模块和硬盘阵列模块，所述高速图像数据接收转换模块和所述硬盘存储控制模块建立通信连接，所述硬盘存储控制模块和所述硬盘阵列模块建立通信连接。而且，所述高速图像数据接收转换模块，由I块高速图像数据接收转换子板构成；所述硬盘存储控制模块，由4块硬盘存储控制子板构成；所述硬盘阵列模块，由16块SSD固态硬盘或者普通硬盘组成。而且，所述高速图像数据接收转换子板包括大规模可编程逻辑器件FPGA和以大规模可编程逻辑器件FPGA为中心设置的配置芯片、CameraLink Full模式数据输入电路、CameraLink Full模式数据输出电路、USB2. O数据传输电路、并行IO通信电路、RAPIDI0数据传输电路。而且，所述硬盘存储控制子板包括大规模可编程逻辑器件FPGA和以大规模可编程逻辑器件FPGA为中心设置的配置芯片、并行IO通信电路、RAPIDI0数据传输电路、SATA数据存储读取电路、SDRAM数据缓存电路。本技术具有以下优点和积极效果I)本技术可以替代传统的基于PC机的CameraLink图像数据采集卡来获取并存储CameraLink Base型相机和Medium型相机的图像数据；2)本技术能完成高速CameraLink Full相机所输出图像数据的捕获、显示和存储。 附图说明图I是本技术实施例的使用示意图。图2是本技术实施例的结构图。图3是本技术实施例中高速图像数据接收转换子板的电路原理框图。图4是本技术实施例中硬盘存储控制子板的电路原理框图。具体实施方式下面以实施例结合附图对本技术作进一步说明参见图2，本技术的实施例由如下3个部件组成高速图像数据接收转换模块201、硬盘存储控制模块202、硬盘阵列模块203。高速图像数据接收转换模块201由I块高速图像数据接收转换子板204构成；硬盘存储控制模块202由4块硬盘存储控制子板205、206、207、208构成；硬盘阵列模块203，由16块硬盘(SSD固态硬盘或者普通硬盘)组成，用于存储图像数据。高速图像数据接收转换模块201和硬盘存储控制模块202建立通信连接，硬盘存储控制模块202和硬盘阵列模块203建立通信连接。实施例中各电路板之间的具体连接关系如下高速图像数据接收转换子板204和硬盘存储控制子板205、206、207、208分别通过各自的并行I/o和RAPIDI0的SATA接口进行通信和数据交换；硬盘存储控制子板205、206、207、208分别和硬盘阵列模块203中的硬盘(1-4)、硬盘(5-8)、硬盘(9-12)、硬盘(13-16)通过SATA接口进行通信和数据交换。为便于实施参考起见，本技术进一步提供实施例的具体电路设计说明参见图3，实施例中高速图像数据接收转换子板204的内部电路由大规模可编程逻辑器件FPGA301、配置芯片302、CameraLink Fulll模式数据输入电路303、CameraLinkFulll模式数据输出电路304、USB接口模块电路305、并行IO通信电路306、RAPIDI0数据传输电路307构成。以大规模可编程逻辑器件FPGA301为中心设置其他电路部件。具体实施时，各电路部件可采用现有电路芯片实现大规模可编程逻辑器件FPGA301选用Altera公司的FPGA器件EP2GX60，通过构造逻辑电路实现与CameraLink Fulll模式数据输入电路303、CameraLink Fulll模式数据输出电路304、USB接口模块电路305、并行IO通信电路306、RAPIDI0数据传输电路307之间进行数据交换。配置芯片302选用Altera公司的专用配置器件EPCS64，在初始上电时完成FPGA程序的加载。CameraLink Fulll 模式数据输入电路 303 包括 DS90CR288、DS90LV047、DS90LV017.DS90LV018芯片，其中芯片DS90CR288用于将接收到 的CameraLink相机输出的串行LVDS信号转换为并行的LVTTL数据信号；芯片DS90LV047、DS90LV017、DS90LV018则用于控制信号的发送和接收。DS90CR288和DS90LV018的信号输出管脚与大规模可编程逻辑器件FPGA301的IO直接连接，DS90LV047和DS90LV017的信号输入管脚与大规模可编程逻辑器件FPGA301的IO直接连接。CameraLink Fulll 模式数据输出电路 304 包括 DS90CR287、DS90LV048、DS90LV018、DS90LV017芯片，其中芯片DS90CR287用于将待转发的并行的LVTTL数据信号转换为串行LVDS信号，并输出到安装了普通CameraLink图像采集卡的高性能计算机中，以便于相机图像的实时显示；芯片DS90LV048、DS90LV018、DS90LV017则用于控制信号的接收和发送。DS90CR287和DS90LV0本文档来自技高网...

【技术保护点】

【技术特征摘要】
1.一种用于CameraLink相机的高速数字图像记录仪，其特征在于包括高速图像数据接收转换模块、硬盘存储控制模块和硬盘阵列模块，所述高速图像数据接收转换模块和所述硬盘存储控制模块建立通信连接，所述硬盘存储控制模块和所述硬盘阵列模块建立通信连接。2.根据权利要求I所述的用于CameraLink相机的高速数字图像记录仪,其特征在于所述高速图像数据接收转换模块，由I块高速图像数据接收转换子板构成；所述硬盘存储控制模块，由4块硬盘存储控制子板构成；所述硬盘阵列模块，由16块SSD固态硬盘或者普通硬盘组成。3.根据权利要求2所述的用于CameraLink相机的高速数字图像记录仪,...

【专利技术属性】
技术研发人员：陈曦，夏巧桥，崔勇强，张青林，邓德祥，吴敏渊，
申请(专利权)人：武汉大学，
类型：实用新型
国别省市：