B类LXI多功能数据采集仪制造技术

本实用新型专利技术涉及B类LXI多功能数据采集仪，包括B类LXI接口模块、用于实现模拟采集、模拟量输出、数字量输入输出的多功能数据采集仪功能模块、LED指示模块；多功能数据采集仪功能模块，包括FPGA单元、PCI接口、存储器以及输入输出单元；本实用新型专利技术解决了现有的数据采集仪功能单一，扫描频率均低，且在板缓存较小无法满足越来越高的采样精度和速度要求的技术问题，本实用新型专利技术所提供的B类LXI多功能数据采集仪，具有模拟量采集、模拟量输出、数字量输入输出、定时计数器和可编程功能接口等多种功能。（*该技术在2021年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及ー种B类LXI总线多功能数据采集仪电路。
技术介绍
Agilent和VXI Technology公司于2004年提出了一种新的仪器总线-LXI (LANextensions for Instrumentation)。LXI仪器无须专门的背板总线机箱和零槽控制器,直接利用通用PC的标准LAN接ロ，很大程度上降低了开发和应用成本。而LAN又是业界最稳定和生命周期最长并且还在不断发展的开放式エ业标准，各厂商很容易将现有的仪器产品移植到LAN平台上来，这些都为组建更大范围的分布式自动测控系统提供了方便。同时LXI总线标准定义了基于IEEE1588的精密时间同步功能，在测试测量领域第一次引入了基于时间触发的概念，很容易构建实时测试系统。目前基于扫描模式的数据采集仪功能单一，现有的16位精度的多功能卡的扫描频率均低于lMSa/s，且在板缓存较小。随着现代科学技术的迅速发展，尤其是在航空航天、军事领域，对于多功能扫描采集的采样精度和速度要求也越来越高。在这种情况下，开发高速高精度的LXI总线多功能数据采集仪具有很好的工程应用价值。特别是在分布式测控系统中，要求测试仪器具有远距离程控功能，现有的总线如GPIB、PCI/PXI等都无法很好的满足要求，LXI总线的多功能数据采集仪系统的满足了采样率高、板载缓存大、易于组建分布式测控系统等要求。
技术实现思路
解决现有的数据采集仪功能単一，扫描频率均低，且在板缓存较小无法满足越来越高的采样精度和速度要求的技术问题，本技术提供了ー种B类LXI多功能数据采集仪。本技术的技术解决方案B类LXI多功能数据采集仪，其特殊之处在于包括B类LXI接ロ模块、用于实现模拟采集、模拟量输出、数字量输入输出的多功能数据采集仪功能模块、LED指示模块；所述B类LXI接ロ模块包括嵌入式处理器电路、IEEE 1588触发管理电路、FLASH存储电路、DDR动态存储电路以及LAN接ロ通信电路；嵌入式处理器电路是用于提供与控制计算机通讯的网络接ロ，实现程序存储和处理相关的LXI总线协议；IEEE 1588触发管理电路用于处理1588协议，管理1588相关触发和提取时间戳；FLASH存储电路用于存储系统数据和应用程序；DDR动态存储电路用于动态存储过程数据，为应用程序的读取、执行提供缓冲；LAN接ロ通信电路提供与控制计算机通讯的硬件通路；多功能数据采集仪功能模块，包括FPGA単元I、PCI接ロ 2、存储器3以及输入输出単元；所述输入输出单元包括模拟输入単元41 ;所述FPGA単元I与存储器3连接，所述FPGA单元通过PCI接ロ 2与PCI总线5连接，所述FPGA单元通过输入输出单元与IO接ロ 6连接；所述模拟输入单元41为分级放大电路；所述分级放大电路包括依次连接的三运放电路、多路切换电路和电平转换电路U55 ;所述三运放电路用于实现输入模拟信号的高阻抗和高共模抑制，其包括正输入运放电路U51B、负输入运放电路9U51A和差分放大电路U52 ；所述多路切换电路用于实现多档位信号的切换以及信号放大或缩小，其包括依次连接的前置跟随器U53、多路器U56、多个并联且阻值不同的切换电阻(R8 R14)以及后置放大电路U54 ;所述前置跟随器U53用于避免多路器U56的导通电阻对增益的影响，所述多路器U56和切换电阻(R8 R14)实现档位切換，所述后置放大电路U54用于将信号调整到规定的电压范围；所述电平转换电路U55用于将多路切换电路放大或缩小后的正负电压信号转换成正电压信号。上述嵌入式处理器电路包括PowerPC处理器Ul，所述PowerPC处理器Ul包括内部总线接ロ U1A、DDR SDRAM控制器接ロ U1B、本地总线接ロ U1C、网络MAC接ロ U1G、主时钟和IO ロ U1D，所述内部总线接ロ UlA与PCI接ロ 2通信连接，所述DDRSDRAM控制器接ロ UlB为DDR动态存储电路提供地址、数据和控制链路；所述本地总线接ロ UlC为FLASH存储电路提供接ロ，所述网络MAC接ロ UlG提供两路自适应网络通路，第一路与LAN接ロ通信电路相连、第二路用于向IEEE 1588触发管理电路提供IEEE 1588协议的PPS时钟和I/O端ロ；所述主时钟和IO ロ UlD中主时钟用于为PowerPC处理器的时钟输入，IO ロ用于向IEEE 1588触发管理电路提供触发通路以及向LED指示模块提供控制端ロ。上述B类LXI接ロ模块还包括用于实现GPIB/USB硬件通路的GPIB/USB接ロ电路，本地总线接ロ UlC还为GPIB接ロ电路提供接ロ，所述GPIB/USB接ロ电路与本地总线接ロUlC连接。上述IEEE 1588触发管理电路包括可编程逻辑器件FPGAU20，所述可编程逻辑器件FPGAU20的LLD数据线与PowerPC处理器Ul的本地总线电路连接；所述可编程逻辑器件FPGAU20的F1588_I0与PowerPC处理器Ul的IEEE1588I/0端ロ连接；可编程逻辑器件FPGAU20输出端与LAN接ロ电路的PPS秒脉冲F1588_CLK0UT管脚连接。上述FLASH存储电路包括用于完成程序及数据存储的32MB的NOR FLASH芯片U6、第一地址锁存器芯片U4、第二地址锁存器芯片U5以及用于数据缓冲的门电路U7，所述第一地址锁存器芯片U4、第二地址锁存器芯片U5、门电路U7依次串联，形成缓冲电路，所述32MB的NOR FLASH芯片U6通过缓冲电路与PowerPC处理器的本地总线接ロ UlC电路连接；所述DDR动态存储电路包括两个并联的第一 DDR SDRAM存储芯片U2第二DDRSDRAM存储芯片U3，所述第一 DDR SDRAM存储芯片U2和第二 DDR SDRAM存储芯片U3均与DDR SDRAM控制器接ロ UlB连接；所述LAN接ロ通信电路包括网络PHY芯片U12、反相器U13、压控振荡器Y2以及Π型低通滤波器，所述放大器U13的输入端接收可编程逻辑器件FPGAU20的PWM脉宽调制后信号CP_0UT，所述放大器U13的输出端输出PWM脉宽调制后信号CP_0UT的反向信号给Π型低通滤波器的输入端，所述Π型低通滤波器的输出端与压控振荡器Y2控制端连接，所述压控振荡器Y2的输出端与网络PHY芯片U12连接。LED指示模块包括驱动电路U50、第一共阴极三色发光二极管D1、第二共阴极三色发光二极管D2和第三共阴极三色发光二极管D3，所述第一共阴极三色发光二极管Dl与驱动电路Ul连接，所述第二共阴极三色发光二极管D2和第三共阴极三色发光二极管D3与PowerPC处理器的主时钟和IO ロ UlD的IO ロ连接。上述LAN接ロ通信电路包括网络PHY芯片U12、反相器U13、压控振荡器Y2以及Π型低通滤波器，所述放大器U13的输入端接收可编程逻辑器件FPGAU20的PWM脉宽调制后信号CP_0UT后，通过反相器U13输出CP_0UT的反向信号，Π型低通滤波器的输入端接CP_OUT的反向信号，Π型低通滤波 器的输出端送入压控振荡器Y2控制端，所述压控振荡器Y2的输出端与网络PHY芯片U12连接；上述GPIB/USB接ロ电路包括GPIB接ロ芯片UlO、USB接ロ芯片U29，GPIB接ロ芯片本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：郭恩全，刘学钢，闫永胜，李小杰，林成文，苗胜，
申请(专利权)人：陕西海泰电子有限责任公司，
类型：实用新型
国别省市：