多通道参考时钟发生模块制造技术

本实用新型专利技术属于电子测试测量领域，涉及虚拟仪器技术，适用于对通道数、参考时钟精度和稳定度具有较高要求的数字/模拟信号测试系统，如频谱仪、电磁干扰接收机等测试系统。多通道参考时钟发生模块，包括通过高速连接器连接的数字控制卡以及时钟板卡，数字控制卡包括通过总线接口连接的机框以及FPGA模块，FPGA模块与时钟板卡连接；本实用新型专利技术输出时钟通道数量多，可以达到5路100MHz和2路10MHz输出；内部/外部输入参考时钟切换，满足用户各个设备间同步需求；外部参考时钟信号1MHz~110MHz连续可调；全温范围内输出时钟稳定度可达到±50ppb；并且可单独对输出时钟通道进行关断/打开。解决了当前信号测试系统中面临的复杂度、差异化需求、高稳定度等应用问题。

Multi channel reference clock generation module

The utility model belongs to the field of electronic test and measurement, and relates to virtual instrument technology. It is suitable for digital/analog signal test systems with high requirements for channel number, reference clock precision and stability, such as spectrum analyzer, electromagnetic interference receiver, etc. The multi-channel reference clock generating module includes a digital control card connected by a high-speed connector and a clock board card. The digital control card includes a frame connected by a bus interface and a FPGA module, and the FPGA module is connected with a clock board card. The output clock channel of the utility model has a large number of channels, which can reach 5 channels of 100MHz and 2 channels of 10MHz transmission. Output; internal/external input reference clock switching to meet the synchronization requirements between the various devices of the user; external reference clock signal 1 MHz ~ 110 MHz continuously adjustable; output clock stability in the full temperature range can reach Solve the current signal testing system facing the complexity, differential requirements, high stability and other application problems.

【技术实现步骤摘要】
多通道参考时钟发生模块
本技术属于电子测试测量领域，涉及虚拟仪器技术，适用于对通道数、参考时钟精度和稳定度具有较高要求的数字/模拟信号测试系统，如频谱仪、电磁干扰接收机等测试系统。
技术介绍
目前，国内已有一些时钟发生模块产品，但存在通道数较少、外部输入参考时钟频率不能连续可调、输入功率范围较窄、输出参考时钟稳定度和相噪差等技术问题。然而，随着科学技术的迅速发展，测试系统集成模块数量越来越多，对时钟参考源的数量需求与日俱增，复杂度愈来愈高，信号速度趋于高速化，对时钟抖动和稳定性的要求也越来越高。因此，国内现有的时钟发生模块已经不能完全满足现在测试系统的市场需求。
技术实现思路
本技术旨在针对上述问题，提出一种多通道参考时钟发生模块的研制方法。本技术的技术方案在于：多通道参考时钟发生模块，包括通过高速连接器连接的数字控制卡以及时钟板卡，数字控制卡包括通过总线接口连接的机框以及FPGA模块，FPGA模块与时钟板卡连接；时钟板卡包括两路时钟参考信号，分别为内部参考时钟信号以及外部参考时钟信号；其中，内部参考时钟信号依次连接有第一功率分配模块以及时钟调理电路，从而输出10M的内部参考时钟；外部参本文档来自技高网...

【技术保护点】
1.多通道参考时钟发生模块，其特征在于：包括通过高速连接器连接的数字控制卡以及时钟板卡，数字控制卡包括通过总线接口连接的机框以及FPGA模块，FPGA模块与时钟板卡连接；时钟板卡包括两路时钟参考信号，分别为内部参考时钟信号以及外部参考时钟信号；其中，内部参考时钟信号依次连接有第一功率分配模块以及时钟调理电路，从而输出10M的内部参考时钟；外部参考时钟信号依次连接有参考时钟选择模块、DDS频率合成模块、第二功率分配模块以及时钟调理电路；所述的DDS频率合成模块包括依次连接的锁相环、压控晶振VCXO以及第一一分二功率分配器（2），所述第一一分二功率分配器（2）输出端一端与第二功率分配模块连接，另一...

【技术特征摘要】
1.多通道参考时钟发生模块，其特征在于：包括通过高速连接器连接的数字控制卡以及时钟板卡，数字控制卡包括通过总线接口连接的机框以及FPGA模块，FPGA模块与时钟板卡连接；时钟板卡包括两路时钟参考信号，分别为内部参考时钟信号以及外部参考时钟信号；其中，内部参考时钟信号依次连接有第一功率分配模块以及时钟调理电路，从而输出10M的内部参考时钟；外部参考时钟信号依次连接有参考时钟选择模块、DDS频率合成模块、第二功率分配模块以及时钟调理电路；所述的DDS频率合成模块包括依次连接的锁相环、压控晶振VCXO以及第一一分二功率分配器（2），所述第一一分二功率分配器（2）输出端一端与第二功率分配模块连接，另一端通过DDS与锁相环连接；所述的第二功率分配模块包括第二一分二功率分配器（3）、第一一分三功率分配器（4）以及第二一分三功率分配器（5），其中，第二一分二功率分配器（3）的输入端与第一一分二功率分配器（2）输出端连接；两个第一一分三功率分配器（4）以及第二一分三功率分配器（5）的输入端分别连接第二一分二功率分配器（3）的输出端，第一一分三功率分配器（4）以及第二一分三功率分配器（5）的输出端均连接有第二时钟调理电路，从而输出6路时钟信号，分别为5路100M时钟信号以及1路10M时钟信号。2.根据权利要求1所述的多通道参考时...

【专利技术属性】
技术研发人员：郭恩全，史瑶，苗胜，郝欢，肖逸，刘雪芬，闫永胜，
申请(专利权)人：陕西海泰电子有限责任公司，
类型：新型
国别省市：陕西,61