本发明专利技术的主题是由掩蔽保护的密码电路，所述电路包括用于使用至少一个密钥krc来加密二进制字的模块，用于将线性处理操作（216）和非线性处理操作（226）施加至所述字的模块以及用于掩蔽所述字的模块。通过使用掩码kri在所述非线性处理操作的上游解掩蔽（214）所述二进制字，并且通过使用掩码kr+1i在所述处理操作的下游掩蔽（215）所述二进制字，所述掩码kri和kr+1i选自特定于所述电路的每个实例的一组掩码。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及通过以下方式来保护的电子电路掩蔽(masking)和利用电路特定的定制，以便减少观测攻击范围并减少实现该保护的成本。本专利技术尤其适用于处理保密数据的电路的保护领域，其中一个示例是密码电路。
技术介绍
在电子电路的运行期间，通过诸如功耗、计算时间或电磁辐射等物理量，能够观测到电子电路的活动性。 这些物理量取决于计算架构和在电路内处理的数据。因此，通过观测称为隐藏通道或辅助通道的所述量，可以在电路的外部间接获得关于所处理的数据的信息。这些物理量的耗散可能危及处理(尤其是由密码方法保护的)机密数据的系统的安全。因此，如果通过使用对称密码算法来保护机密数据，保护的鲁棒性在于保持加密密钥机密的能力。通过实施适当的攻击，物理量的耗散可能使第三方获得所述密钥，从而访问机密数据。通过观测所述电路耗散的物理量的攻击通常简单称为观测攻击。在下文的描述中，使用观测攻击的方法来访问并非为其预备的数据的第三方称为攻击者，并且耗散的物理量称为泄漏或隐藏通道。现今，存在強大的观测攻击，使访问由保护电路处理的数据成为可能。因此，如P. C. Korcher, J. Jaffe 和 B. Jun 在标题为 Timing Attackonlmplementations of Diffie-Hellman, RSA, DSS and Other Systems 的、Proceedings ofCRYPT0’96，1109 LNCS 卷，104-113 页，Springer-Verlag, 1996 的论文中所描述的，存在表示电路的数据处理时间的泄露的观测攻击。例如，通过使用DPA型的方法，攻击者也能够使用电路的消耗的观测攻击，P. C. Korcher, J. Jaffe 和 B. Jun 在标题为 Differential Power Analysis 的、Proceedingof CRYPTO’99，1666 LNCS 卷，388-397 页，Springer-Verlag, 1999 的论文中描述了这些类型的攻击。这些方法使绕过由密码在数学层面所赋予的安全成为可能。平衡处理次数的与时间有关的算法是相对简单的。更困难的是保护电路不受电消耗的波形的瞬时观測。存在各种对策方法来保护电子电路不受隐藏通道上的攻击。它们的特性尤其由国际层面上定义的通用准则或者由标准来规定，所述标准例如有美国FIPS标准140，首字母缩写词FIPS表不“联邦信息处理标准化，，(Federallnformation Processingstandardizationノ。一些对策仅仅增加了攻击成功所必需的測量数。例如，对于使用与计算逻辑一起实现的非功能化的噪声生成器的对策方法就是这种情況。例如，随机初始化的伪随机数生成器PRNG能够用作此目的。在这种情况下，由叠加在隐藏通道上的噪声来干扰攻击者所收集的任何測量。因为在实际中为了放大有效的对策技术的预期的信噪比而有必要进行更多的测量，所以攻击变得更加复杂。其它对策技术通过掩蔽隐藏通道来防止观测攻击，并且在要保护的处理操作期间通常涉及称为掩码(mask)的随机或伪随机变量m。以这样的方式来使用所述变量计算结果不取决于所述掩码，而取决于通过与其有关的隐藏通道的信息泄漏。因此，通过用掩码变量m使密码电路中流动的敏感数据交错来实施基于掩蔽的对策技术，这种交错用于防止攻击者分析隐藏通道。敏感数据或变量X对应于整体可预见的且与机密共享非零互信息的变量。这种技术相当于通过使用表示异或型运算的运算 施加密钥m,将敏感数据X的表达式修改为对应于X的维尔南(Vernam)加密的量x m,在下文的描述中异或型运算也由首字母缩写词XOR来表示。可以由特定于每个电路的签名来调节掩码，在此情况下示出了由所述掩码加密的密钥的泄露。此具体特征避免了所谓的“编目”(cataloguing)攻击，其中电路克隆能够用于模拟泄漏。通常的对策技术涉及在一阶攻击寄存器的预测上抵挡直接攻击的随机掩蔽，所述攻击例如有DPA型攻击或CPA型攻击，CPA表示“相关功率分析”。例如，通过复制电路中的数据处理路径实现它们。这种复制意味着与未掩蔽的实现相比，电路的复杂度显著增加。此外，这些对策不能抵挡大于或等于ニ阶的攻击。作为示例，ニ阶攻击利用了泄漏的差异取决于敏感变量X的事实。通过组合当使用X m时以及当还使用m时的两个场合上的信息的泄露，或者通过估计当同时使用掩码和掩蔽的数据时的对(X m,m)的组合分布，来进行差异的估计。基于差异的估计的ニ阶攻击称为“零偏置”攻击，并且E. Peeters, F. Standaert, N. Donckers和 J-J. Quisquater 在标题为 Improved Higher OrderSide-CiianneIAttacks with FPGA experiments 的、Josyula R. Rao 和 Berk Sunar 为编辑的、Cryptographic Hardware and Embedded Systems - Proceedings of CHES, 3659LNCS卷，309-323 页，Springer-Verlag, 2005 中进行了描述。
技术实现思路
本专利技术的ー个目的尤其是克服上述的缺点。为此，本专利技术的主题是由掩蔽保护的密码电路，所述电路包括用于使用至少ー个密钥k/来加密ニ进制字的模块，用于将线性处理操作和非线性处理操作施加至所述字的模块，用于掩蔽所述字的模块。通过使用掩码k/在所述非线性处理操作的上游解掩蔽所述ニ进制字，并且通过使用掩码k”/在所述处理操作的下游掩蔽所述ニ进制字，所述掩码kノ和k”/形成特定于所述电路的每个实例的一组掩码的一部分。根据本专利技术的ー个方面，在ROM型存储器中实现所述非线性处理操作、在所述非线性处理操作上游的解掩蔽以及在所述线性处理操作的下游的掩蔽。例如，掩码kノ是从主掩码V推导出的ニ级掩码，使得Ui=P (k；)且1^=1^，函数PU)对应于用于排列X的元素的函数，ROM存储器保持不变。在一个实施例中，函数PU)是循环排列，通过循环排列选择的多个比特d的掩码 k/，来从下标r的ニ级掩码推导出下标r+Ι的ニ级掩码。在另ー实施例中，所述主掩码V长度为W并且由整数个长度为S的子掩码构成，ニ级掩码k/由所述子掩码的排列生成。例如，通过使用以下表达式来选择所述ニ级掩码的所述子掩码k: i [.V] = k'r [mod(A- - QT. W其中r是轮数；i是随机提取的4比特数字；Q是整数，用于控制两个连续的ニ级掩码k/与k”/之间的排列率；S是以比特表示的子掩码的长度；W是以比特表示的所述主掩码的长度；mod O是定义的函数,诸如mod (a, b) =a模b, a和b是整数。根据本专利技术的ー个方面，通过从存储在所述电路中的一组主掩码随机选择掩码来有规律地修改所述主加密掩码V。根据本专利技术的另一方面，存储在所述电路中的所述ー组主掩码从一个电路到另ー个电路是不同的。使用部件内部的用于生成掩码的电路来获得所述ー组主掩码。在一个实施例中，两个掩码k/与k”/之间的汉明距离基本上等于S/2。例如，掩码V的汉明权重基本上等于W/2根据本专利技术的ー个方面，使用S盒本文档来自技高网...
【技术保护点】
【技术特征摘要】
【国外来华专利技术】2009.11.13 FR 09580301.一种由掩蔽保护的密码电路，所述电路包括用于使用至少一个密钥k/来加密二进制字的模块、用于将线性处理操作(216)和非线性处理操作(226)施加至所述字的模块、用于掩蔽所述字的模块，所述电路的特征在于 通过使用掩码k/在所述非线性处理操作的上游解掩蔽(214)所述二进制字，并且通过使用掩码k#/在所述非线性处理操作的下游掩蔽(215)所述二进制字，所述掩码k/和Iv/形成特定于所述电路的每个实例的一组掩码的一部分。2.根据权利要求I所述的电路，其特征在于 所述非线性处理操作、在所述非线性处理操作上游的解掩蔽(214)以及在所述线性处理操作下游的掩蔽(215 )在ROM型存储器中实现(209 )。3.根据前述权利要求中的任一项所述的电路，其特征在于 所述掩码k/是从主掩码ki推导出的二级掩码，使得kr+1i=P (k；)且kfkS函数P (X)对应于用于排列X的元素的函数，其中ROM存储器保持不变。4.根据权利要求3所述的电路，其特征在于 所述函数PU)是循环排列，其中通过循环排列选择的多个比特d的掩码k/，来从下标r的二级掩码推导出下标r+Ι的二级掩码。5.根据权利要求3所述的电路，其特征在于 所述主掩码P长度为W并且由整数个长度为S的子掩码构成，所述二级掩码k/由所述子掩码的排列生成。6.根据权利要求5所述的电路，其特征在于 通过使用以下表达式来选择所述二级掩码的所述子掩码K. i M = K [mod(x - 'V IS)] 其中 r是轮数； i是随机提取的4比特数字； Q是整数，用于控制两个连续的二级掩...
【专利技术属性】
技术研发人员：S·吉耶，JL·当热，
申请(专利权)人：法国电信教育集团巴黎电信学院，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。