一种抑制等离子体显示器行扫描芯片浪涌电压的方法，行扫描芯片内设有上拉MOS管与下拉MOS管，对上拉MOS管与下拉MOS管设置第一控制信号OC1和第二控制信号OC2，通过修改第一控制信号OC1和第二控制信号OC2的输出电平状态，将一段期间的行扫描芯片的状态全部修改为全低，实现对浪涌电压的抑制。本发明专利技术结合等离子体显示器实际系统，不需要复杂的电路，只需在特定时间段内，通过控制信号修改行扫描芯片的状态，即可实现对浪涌电流的抑制，并保证等离子体显示器的正常工作，没有复杂的电路结构，成本低。
【技术实现步骤摘要】
本专利技术术语微电子
，涉及等离子体显示器rop，为。
技术介绍
随着高清晰数字电视和多媒体的迅速发展，大屏幕显示器地位也日益突出，其中彩色交流等离子体显示器(AC-PDP)以其具有的平面大屏幕、宽视角、低辐射、全数字等特点，已经成为大屏幕壁挂式电视以及高清晰度显示器的可选器件之一，但是等离子体显示器PDP与传统的阴极射线管CRT显示器和占据主流市场的液晶显示器相比，其技术还不够成熟。在等离子体显示器PDP工作工程中，由于电路寄生电感和寄生电容的存在，使得 行扫描芯片内部开关管在工作过程中产生较大的电压浪涌，不仅产生噪声，而且会增加功率损耗，同时浪涌电压峰值超过行扫描芯片的正常工作电压范围会导致芯片烧毁，因此需要提高行扫描芯片的耐压值从而增加了行扫描芯片的生产成本。传统措施是通过降低电路寄生参数或增加电路结构来抑制浪涌电压，这样就会加大电路结构的复杂程度，从而增加了电路成本。
技术实现思路
本专利技术要解决的问题是现有技术中，对等离子体显示器行扫描芯片的浪涌电压抑制存在电路结构复杂、成本高的问题。本专利技术的技术方案为，行扫描芯片内设有上拉MOS管与下拉MOS管，对上拉MOS管与下拉MOS管设置第一控制信号OCl和第二控制信号0C2 当第一控制信号OCl输出电平为高且第二控制信号0C2输出电平为低时,行扫描芯片的下拉MOS管打开、上拉MOS管关闭，此时行扫描芯片的状态为全低；当第一控制信号OCl输出电平为高且第二控制信号0C2输出电平也为高时，行扫描芯片的下拉MOS管打开、上拉MOS管打开，此时行扫描芯片的状态为全高；当第一控制信号OCl输出电平为低且第二控制信号0C2输出电平为高时,行扫描芯片的下拉MOS管关闭、上拉MOS管打开，行扫描芯片此时处于数据态；当控第一控制信号OCl输出电平为低且第二控制信号0C2输出电平也为低时，行扫描芯片的下拉MOS管关闭、上拉MOS管也关闭，此时行扫描芯片的状态为闻阻；通过修改第一控制信号OCl和第二控制信号0C2的输出电平状态,在行扫描芯片的擦除期的最后一个RESET期，将行扫描芯片的状态全部修改为全低，实现对浪涌电压的抑制。第一控制信号OCl和第二控制信号0C2均为数字方波信号，输出电平状态由等离子体显示器的控制板控制，所述控制板为FPGA可编程器件，给控制信号相应变量赋值I即表不其输出电平为高，给控制信号相应变量赋值O即表不其输出电平为低。等离子体显示器PDP系统中的浪涌电压与行扫描芯片的开关状态相关，减少不必要的行扫描芯片开关状态即可以有效抑制行扫描芯片浪涌电压。本专利技术提出了一种行扫描芯片浪涌电压的抑制方法，结合rop实际系统，不需要复杂的电路，只需在擦除期的特定时间段内，通过控制信号修改行扫描芯片的 状态，即可实现对浪涌电流的抑制，并保证等离子体显示器的正常工作，没有复杂的电路结构，成本低。附图说明图I为等离子体显示器行扫描芯片的高压输出级简化原理图。图2为擦除期行扫描芯片高压输出与行扫描芯片工作电压VPP实测波形。图3为本专利技术设置的两个控制信号0C1、0C2、行扫描芯片工作电压VPP、行扫描芯片输出的对应波形。图4为下拉MOS管导通等效环路图。图5为行扫描芯片与Y电极维持驱动板部分原理图。图6为Y电极维持驱动板上的高压MOS管M3栅控制信号波形。图7为本专利技术中，行扫描芯片状态修改前后对比图。图8为本专利技术中，第一控制信号OCl和第二控制信号0C2的输出电平状态修改前的实测波形。图9为本专利技术中，为了将行扫描芯片的状态全部修改为全低，第一控制信号OCl和第二控制信号0C2的输出电平状态修改后的实测波形。图10为本专利技术实施例，经过本专利技术抑制浪涌电压后的实测行扫描芯片工作电压VPP、行扫描芯片输出的波形。图11为本专利技术中，等离子体显示器系统整个擦除期波形。具体实施例方式等离子体显示器PDP系统中的浪涌电压与行扫描芯片的开关状态相关，减少不必要的行扫描芯片开关状态即可以有效抑制行扫描芯片浪涌电压。本专利技术设置了第一控制信号OCl和第二控制信号0C2，等离子体显示器的控制板控制为FPGA可编程器件，OCl和信号0C2均为数字方波信号，其波形由FPGA的IO 口提供，来控制行扫描芯片的开关状态。在行扫描芯片内部包含了上拉MOS管与下拉MOS管。根据第一控制信号OCl和第二控制信号0C2的输出电平状态，当第一控制信号OCl为高且第二控制信号0C2为低时，行扫描芯片的下拉MOS管打开、上拉MOS管关闭，称此时行扫描芯片的状态为全低；当第一控制信号OCl为高且第二控制信号0C2也为高时，行扫描芯片的下拉MOS管打开、上拉MOS管打开，称此时行扫描芯片的状态为全高；当第一控制信号OCl为低且第二控制信号0C2为高时，行扫描芯片此时处于数据态；当第一控制信号OCl为低且控制信号也为低时，行扫描芯片的下拉MOS管关闭、上拉MOS管也关闭，称此时行扫描芯片的状态为高阻。为了抑制行扫描芯片浪涌电压，也就是要减少行扫描芯片的状态在全低、全高、高阻、数据这四个状态中转换的次数。本专利技术结合rop实际系统，提出将一段期间的行扫描芯片的状态全部修改为全低。考虑到rop的正常工作，选择在擦除期的最后一个擦除信号期间内将行扫描芯片的全高、高阻、数据这三个状态均改成全低。对应于全高状态将第二控制信号0C2的输出电平从高变为低；对应于高阻状态将第一控制信号oci的输出电平从低变为高；对于数据状态将第一控制信号OCl的输出电平从低变为高，将第二控制信号0C2的输出电平从高变为低。对于第一控制信号OCl和第二控制信号0C2的输出电平控制是由控制板控制，控制板为FPGA可编程器件，给控制信号相应变量赋值I即表示其输出电平为高，给控制信号相应变量赋值O即表示其输出电平为低。等离子体显示器中，行扫描芯片接受来自PDP系统的驱动波形产生电路的高压驱动信号，输出多路高压扫描脉冲，为电极放电提供电压。如图I所示，为行扫描芯片的高压输出级简化原理图。图中YP为行扫描芯片工作电压源；yg为行扫描芯片工作地，其与rop 系统Y电极维持驱动板输出相连称作“浮地”;SCAN IC为行扫描芯片内部高压输出简化图，包含N型MOS管Ml与M2，Ml的漏极与YP相连，M2的源极与YG相连；M1的源极和M2的漏极相连作为行扫描芯片的输出接屏负载，此屏负载电荷即为Y电极表面积累壁电荷，该壁电荷与PDP系统其它电极放电来显示或擦除图像，擦除即为RESET。YP与YG之间的电压差即为行扫描芯片的工作电压，用VPP来表示。理论上VPP为150V的恒压源，但是从图2中发现VPP出现了尖峰，实测该尖峰为173V，由于该电压超出行扫描芯片正常工作电压，行扫描芯片长期处于该状态会出现可靠性问题甚至导致其烧毁。为了进一步对VPP的状态进行研究，实测系统得到图3。图3为实测行扫描芯片工作电压VPP、行扫描芯片高压输出以及行扫描芯片的两个控制信号的波形，此处控制信号0C1、0C2共同作用来控制M1、M2管的开关状态，其真值表如表I所示。表IOCl与0C2真值表权利要求1.，行扫描芯片内设有上拉MOS管与下拉MOS管，其特征是对上拉MOS管与下拉MOS管设置第一控制信号OCl和第二控制信号0C2 当第一控制信号OCl输出电平为高且第二控制信号0C2输出电本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：孙伟锋，华国环，王勇森，何晓莹，徐申，陆生礼，时龙兴，
申请(专利权)人：东南大学，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。