本发明专利技术涉及一种通用性寻址模式的内存控制器、内存控制方法以及内存系统。内存控制器包含传送单元及控制单元。传送单元将一预定识别信息传送至一非挥发性内存。控制单元根据非挥发性内存是否回传对应于预定识别信息的一确认信息，决定与非挥发性内存沟通的一寻址模式。
【技术实现步骤摘要】
本专利技术与内存相关，并且尤其与内存的控制装置及控制方法相关。
技术介绍
许多电子产品利用只读存储器储存运作所需的设定值或是參考数据。电子可抹除可规划只读存储器(electrically-erasable programmable read-only memory, EEPROM)具有耐久性佳、成本低、写入程序单纯等优点，因此被广泛应用在多种电子产品中。内存容量不同，其外部控制电路(例如时序控制芯片)与内存沟通时所采用的寻址模式也会不同。内存容量愈高，用以表示其中各个储存位置的地址的位数量也愈高。以现行的序列式EEPROM为例，容量为4K/8K/16K位的EEPROM采用单字节寻址模式(one byteaddressing)与外部控制电路沟通；容量为32K/64K/128K/256K/512K位的EEPROM则是采用双字节寻■址模式(two bytesaddressing)与外部控制电路沟通。图I(A)为外部控制电路以单字节寻址模式将数据写入具有内部整合电路(inter-integrated circuit, I2C)接ロ的EEPROM的时序图；图中所示的时序对应于I2C接口中数据线所传递的信息。如图UA)所示，在送出EEPROM的装置地址并得到EEPROM回传的确认(acknowledgement, ACK)信号后,外部控制电路会继续传送长度为一个字节的字符地址(word address)给EEPR0M，用以表示将写入数据的储存单元的地址。再次收到EEPROM回传的确认信号后，外部控制电路才会送出欲写入EEPROM的数据。图I(B)绘示了对应于采用双字节寻址模式的状況。如图I(B)所示，在“装置地址”和“写入数据”之间，外部控制电路以长度为两个字节的字符地址表示将写入数据的储存单元的地址。请參阅图2，图2为序列式EEPROM的外观例，采用I2C接ロ，因此包含数据脚位5和频率脚位6。编号为4、7、8的脚位分别为接地脚位GND、写入保护脚位WP和电源脚位VCC。编号为1、2、3的三个脚位A0-A2系用以区别多个连接至同一传输端的EEPROM的寻址脚位。现行容量为1K/2K/4K/8K/ 16K/32K/64K/128K/256K/512K位的序列式EEPROM大多具有如图2所示的脚位图。在控制电路只连接单一EEPROM的情况下，EEPROM的脚位A0-A2会被保留为浮接状态。若同一控制电路连接至多个EEPR0M，各个EEPROM的A0-A2脚位的连接方式都会不同。图3是ー内存控制电路12同时连接至四个容量为IlUiEEPROM(IOA-IOD)的例子。如图3所示，这四个EEPR0M(10A-10D)的A1、A0脚位被分接固接至00、01、10、11，其中O表示低准位电压，I表示高准位电压。仍处于浮接状态的A2脚位会被视为连接至低准位电压。图4(A)为外部控制电路与1K/2K位的EEPROM沟通时的“装置地址”格式；藉由在A0-A2字段填入不同内容，图3中的内存控制电路12得以呼叫EEPROM IOA-1OD中的某一 个特定EEPR0M。举例而言，若在内存控制电路12送出的“装置地址”中，A0-A2字段被填入010，只有EEPROM 10C会回传确认信号。虽然4K/8K/16K位的EEPROM采用单字节寻址模式，但长度为ー个字节的字符地址其实并不足以标示内存中所有的储存空间。因此，实际电路实施上，外部控制电路与4K/8K/16K位的EEPROM沟通时，会借用“装置地址”的部分字段来表示一部份的内存内部地址。易言之，对4K/8K/16K位的EEPROM来说，“装置地址”信息中实际上可以带有部份字符地址信息。图4⑶-图4(D)分别为外部控制电路与4K/8K/16K位的EEPROM沟通时的“装置地址”格式。如图4⑶所示，对4K位的EEPROM来说，原本的AO字段被PO取代。4K位的EEPROM具有两个内存页面(memory page), PO为字符地址信息的一部分，用以区别这两个内存页面。当PO字段被填入1，表示外部控制电路在呼叫EEPROM中的第二个内存页面。如图4(C)所示，对8K位的EEPROM来说，原本的A1、A0字段被P1、P0取代。P1、P0为字符地址信息的一部分，用以区别8K位的EEPROM中的四个内存页面。如图4(D)所示，对16K位的EEPROM来说，原本的A2、Al、AO字段被P2、Pl、PO取代。P2、P1、P0为字符地址信息的一部分，用以区别16K位的EEPROM中的八个内存页面。由于A0-A2字段已完全被取代，16K位的EEPROM不可以如图3所示与其它相同容量的EEPROM共享控制电路。另ー方面，对采用双字节寻址模式的EEPROM来说，由于已有两个字节的空间得表示字符地址，外部控制电路与该等较大容量的EEPROM沟通时不需要借用“装置地址”来填写字符地址信息。因此，图4(A)亦为外部控制电路与32K/64K/128K/256K/512K位的EEPROM沟通时的“装置地址”格式，亦即双字节寻址模式中的“装置地址”格式。显然，硬件设计者必须针对各种不同容量的内存选择具有相对应寻址功能的外部控制电路，方能令外部控制电路正确地与内存沟通。已知技术中，如果要针对不同寻址模式的内存采用不同的外部控制电路，对控制电路制造者来说，就必须生产、储备至少两种不同的控制芯片，提高了生产线和库存管理的复杂度。需要ー种能解决生产线和库存管理的复杂度的控制芯片解决方案。
技术实现思路
为解决上述问题，本专利技术提供的内存控制器和内存控制方法被设计为支持至少两种不同的寻址模式，井根据实际与内存沟通的结果判定应采用何种寻址模式。采用本专利技术提出的方案，控制电路制造者仅需生产、储备一种控制芯片，并且不需要如先前技术预先固接芯片的某个脚位。藉此，生产过程和管理库存的复杂度都可被有效降低。本专利技术掲示ー种内存控制器，包含一传送单元及一控制单元。传送单元将ー预定识别信息传送至与内存控制器配合的非挥发性内存。根据非挥发性内存是否回传对应于该预定识别信息的一确认信息，控制单元决定与非挥发性内存沟通的寻址模式。本专利技术亦掲示ー种内存控制方法。该方法首先执行将ー预定识别信息传送至非挥发性内存的步骤，接着再执行根据非挥发性内存是否回传对应于该预定识别信息的ー确认信息，以决定与非挥发性内存沟通的一寻址模式的步骤。本专利技术的概念可广泛应用于各种因容量相异而寻址方式可能不同的内存。关于本专利技术的优点与精神可以藉由以下的专利技术详述及附图得到了解。附图说明本专利技术藉由下列附图及说明，得一更深入的了解图I (A)和图I⑶绘示了外部控制电路和EEPROM间数据在线所传递的信息的时序不意图。图2为序列式EEPROM的外观例。图3显示内存控制电路同时连接至多个EEPROM。图4 (A)-图4 (D)为控制电路与各种容量的EEPROM沟通时的装置地址格式。图5为根据本专利技术的具体实施例中的内存控制器的电路方块图。图6显示了根据本专利技术的具体实施例中的内存控制方法流程图。主要组件符号说明附图中所包含的之各组件列示如下 IOA-1OD :EEPROM12:内存控制电路20:内存控制器22 :传送单元24 :控制单元26:I2C界面30:内存S62-S68 :流程步骤具体本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：洪国祥，陈建国，
申请(专利权)人：晨星软件研发深圳有限公司，晨星半导体股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。