内存控制器及命令控制方法技术

本发明专利技术公开了一种内存控制器及命令控制方法。本发明专利技术在需要访问外部DRAM中未激活的BANK时，针对该BANK并行产生较低速率的一ACT命令和一访问命令，并将较低速率的并行ACT命令和访问命令，以较高速率顺序串行输出至外部DRAM的总线，从而，不但能够确保BANK交错访问时的较高性能，还能够同时避免内存控制器的内部工作频率过高而导致难以实现、以及电源和散热问题。

【技术实现步骤摘要】

本专利技术涉及内存控制器(Memory Controller)技术，特别涉及主要适用于第2 代双倍数据速率(Double Data Rate2，DDR2)同步动态随机接入存储器(Synchronous Dynamic Random Access Memory, SDRAM)禾口第 3 代双倍数据速率(Double Data Rate 3， DDR3) SDRAM的一种内存控制器、以及可用于实现该内存控制器的一种命令控制方法。
技术介绍
在当今的计算机系统中，如图1所示，CPU和1/0器件需要通过内存控制器来访问外部内存系统中的数据，其中，内存控制器连接的外部内存系统由DRAM器件实现，目前应用最为广泛的是DDR2 SDRAM和DDR3SDRAM，由此，外部内存系统也可称之为外部DRAM系统。内存控制器主要负责从内存系统中的DRAM器件(例如DDR2 SDRAM或DDR3 SDRAM 等)读取数据，以及向内存系统中的DRAM器件写入数据，在读取和写入数据的过程中，内存控制器需要确保访问DRAM器件的协议正确，同时需要满足DRAM器件的接口电气特性和时序特性，有时还需要具有错误检测和纠本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：任凯，
申请(专利权)人：杭州华三通信技术有限公司，
类型：发明
国别省市：