当前位置: 首页 > 专利查询>东南大学专利>正文

BCD码转李氏制约竞争计数编码的码制转换电路制造技术

技术编号:7598219 阅读:397 留言:0更新日期:2012-07-21 23:45
本发明专利技术公开了一种BCD码转李氏制约竞争计数编码的码制转换电路,包括输入寄存器,译码逻辑电路和输出寄存器,其中:输入寄存器的输入端用于输入待转换的BCD码,并经同步时钟信号同步后输入译码逻辑电路;译码逻辑电路将前述经同步的BCD码进行译码后送入输出寄存器;输出寄存器还连接有同步时钟信号,并在其控制下输出4位李氏编码;所述输出寄存器还连接有能够使电路复位的复位信号。本发明专利技术所设计的BCD码转李氏制约竞争计数编码的码制转换电路能够实现复位控制,并且把输入的BCD码快速、准确地转换为李氏编码。

【技术实现步骤摘要】

本专利技术涉及码制转换电路,特别是一种BCD码转李氏制约竞争计数编码的码制转换电路
技术介绍
目前,BCD码广泛应用于数字电路领域,然而BCD码经常会有多位数据同时发生变化,容易造成竞争-冒险现象,特别是在组合逻辑电路中尤为明显,这就限制了数字电路的最高工作频率,成为性能提高的瓶颈。而李氏编码同格雷码一样,相邻编码间每次只有一位数据发生变化,从而从根本上消除了电路的竞争冒险现象,配合表I所示。与格雷码不同的是,李氏编码具有特征序列 B0=0111_llll和Bl=0001_1100,通过这两个特征序列可以很容易地产生李氏编码,因而它比格雷码具有更高的应用价值。表I权利要求1.一种BCD码转李氏制约竞争计数编码的码制转换电路,其特征在于包括输入寄存器、译码逻辑电路和输出寄存器;所述输入寄存器的输入端用于输入待转换的BCD码,并经同步时钟信号同步后输入译码逻辑电路;所述译码逻辑电路将前述经同步的BCD码进行译码后送入输出寄存器;所述输出寄存器还连接有同步时钟信号,并在其控制下输出4位李氏编码;所述输出寄存器还连接有能够使电路复位的复位信号。全文摘要本专利技术公开了一种BCD码转李氏制约竞争计数编码的码制转换电路,包括输入寄存器,译码逻辑电路和输出寄存器,其中输入寄存器的输入端用于输入待转换的BCD码,并经同步时钟信号同步后输入译码逻辑电路;译码逻辑电路将前述经同步的BCD码进行译码后送入输出寄存器;输出寄存器还连接有同步时钟信号,并在其控制下输出4位李氏编码;所述输出寄存器还连接有能够使电路复位的复位信号。本专利技术所设计的BCD码转李氏制约竞争计数编码的码制转换电路能够实现复位控制,并且把输入的BCD码快速、准确地转换为李氏编码。文档编号H03M7/00GK102594358SQ20121008453公开日2012年7月18日 申请日期2012年3月28日 优先权日2012年3月28日专利技术者王刚, 程志勇 申请人:东南大学本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员:王刚程志勇
申请(专利权)人:东南大学
类型:发明
国别省市:

网友询问留言 已有0条评论
  • 还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。

1
相关领域技术