具有低栅/漏极间电容的沟渠式功率晶体管制造技术

本发明专利技术是有关于一种具有低栅/漏极间电容的沟渠式功率晶体管，包含漏极结构、井区、栅极沟渠结构，及源极结构，漏极结构包括成第一导电性的漏极区，及主要载子浓度小于漏极区且形成于漏极区中的袋状区，井区成第二导电性且形成于漏极区上，栅极沟渠结构形成于漏极区中且与袋状区实体接触，并包括导电块，及隔离井区与导电块的介电层，源极结构包括形成于井区上且成第一电性的源极区，本发明专利技术利用主要载子浓度低且与栅极结构接触的袋状区，降低栅/漏极间电容，以增加晶体管动作反应速度。

【技术实现步骤摘要】

本专利技术涉及一种功率晶体管(power M0SFET)，特别是涉及一种具有低栅/漏极问电容(Cgd, gate-drain capacitance)的沟渠式功率晶体管(trenchpower M0SFET)。
技术介绍
功率晶体管可以同时承受高电压与高电流。其中，沟渠式功率晶体管主要作为信号来源及电路开关元件，并具备低导通电阻值及耐高压电流的特性，而可应用于笔记型电脑、数字相机、手机、电源供应器、液晶显示器(LCD Monitor)等消费电子产品。参阅图1，目前的沟渠式功率晶体管I包括一个漏极(drain)结构11、一个井区 (well) 12、一个栅极(gate)沟渠结构13,及一个源极(source)结构14。该漏极结构11成第一导电性(即η型)且具有一层基部层111，及一层形成于该基部层111上的第一部层112。该基部层111的主要载子浓度大于该第一部层112的主要载子浓度，即该基部层111与该第一部层112分别为η+型与η型。该井区12成相反于该第一导电性的第二导电性(即P型)，且实体接触该漏极结构11的第一部层112,并位于该第一部层112上。该栅极沟渠结构13形成于该漏极结构11的第一部层112与该井区12中，且具有一块导电块132，及一层隔离该导电块132与该第一部层112和该井区12的介电层131。该介电层131由例如二氧化硅(SiO2)构成，该导电块132由例如多晶硅构成而具备导电的特性。该源极结构14具有一个成第一导电性且形成于该井区12上的源极区141，及一个与该源极区141实体接触并可对外电连接的接触插塞142 (contact),该源极区141的主要载子浓度大于该井区12的主要载子浓度，且该源极区141与该漏极结构11以该井区12作为间隔，该接触插塞142以金属材料，例如鹤所构成。当分别给予该栅极沟渠结构13的导电块132与该漏极结构11的基部层111预定电压时，该井区12邻近该栅极沟渠结构13的介电层131的区域供电荷自该漏极结构11流动至该源极结构14的源极区141而形成导通。由于目前的沟渠式功率晶体管I在导通时，电荷仅于邻近该栅极沟渠结构13的侧壁的井区12处流动，因而在该漏极结构11的第一部层112邻近该栅极沟渠结构13的底壁的区域产生较大的栅/漏极间电容，而再经晶体管放大后形成较高的米勒效应(miller effect)电容，进而增加作为开关电路元件时的关闭时间，及降低元件反应动作速度，并在低频响应的条件下易短路，或在高频响应的条件时降低截止频率，或作为放大器时阻抗过低。由此可见，上述现有的沟渠式功率晶体管在结构与使用上，显然仍存在有不便与缺陷，而亟待加以进一步改进。为了解决上述存在的问题，相关厂商莫不费尽心思来谋求解决之道，但长久以来一直未见适用的设计被发展完成，而一般产品又没有适切结构能够解决上述问题，此显然是相关业者急欲解决的问题。因此如何能创设一种新型的具有低栅/漏极间电容的沟渠式功率晶体管，实属当前重要研发课题之一，亦成为当前业界极需改进的目标。
技术实现思路
本专利技术的目的是在提供一种具有低栅/漏极间电容的沟渠式功率晶体管，其米勒效应电容较低而具有高的元件反应速度。本专利技术的目的及解决其技术问题是采用以下技术方案来实现的。依据本专利技术提出的一种具有低栅/漏极间电容的沟渠式功率晶体管，包含一个漏极结构、一个井区、一个栅极沟渠结构，以及一个源极结构，该漏极结构以半导体材料构成并包括一个成第一导电性的漏极区，及一个位于该漏极区中且主要载子浓度小于该漏极区的袋状区，该井区成相反于该第一导电性的第二导电性，并实体接触该漏极区，该栅极沟渠结构形成在该漏极区和该井区中且与该袋状区实体接触，并包括一块导电块，及一层将该导电块及该井区隔离的介电层，该源极结构包括一个成第一导电性且借该井区而与该漏极结构不相接触的源极区。本专利技术的目的及解决其技术问题还可采用以下技术措施进一步实现。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的袋状区成第一导电性。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的漏极区向上依序具有一层基部层、一层主要载子浓度不大于该基部层的第一部层，及一层主要载子浓度不大于该第一基部层的第二部层，该井区形成在该第二部层中，该栅极沟渠结构向下形成在该井区与该第二部层中。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的袋状区形成于该第一部层顶部。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的袋状区是以离子植入的方式形成。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该漏极结构的第一部层与第二部层是以磊晶的方式形成。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该栅极沟渠结构的导电块是以多晶硅为主要材料构成。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该源极结构还包括一个可导电且与该源极区实体接触而可对外电连接的接触插塞。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该第一导电性是η型半导体，该第二导电性是P型半导体。较佳地，前述的具有低栅/漏极间电容的沟渠式功率晶体管，其中该第一导电性是P型半导体，该第二导电性是η型半导体。本专利技术与现有技术相比具有明显的优点和有益效果。借由上述技术方案，本专利技术具有低栅/漏极间电容的沟渠式功率晶体管至少具有下列优点及有益效果本专利技术在漏极结构中增设主要载子浓度小于该漏极区的袋状区，而降低栅/漏极间的电容，从而降低米勒效应电容，减少晶体管反应所需时间，提高晶体管整体在切换导通与关闭时的速度。上述说明仅是本专利技术技术方案的概述，为了能够更清楚了解本专利技术的技术手段， 而可依照说明书的内容予以实施，并且为了让本专利技术的上述和其他目的、特征和优点能够更明显易懂，以下特举较佳实施例，并配合附图，详细说明如下。附图说明图I是一种以往「沟渠式功率晶体管」的剖视示意图；图2是本专利技术具有低栅/漏极间电容的沟渠式功率晶体管的较佳实施例的一剖视示意图；图3是该较佳实施例的一剖视示意图，说明依序形成一基部层、一 η型层体，及一 η_型层体；图4是一剖视示意图，说明形成一沟渠、一植入区，及一袋状区；图5是一剖视示意图，说明在该沟渠内形成一介电层及一导电块。具体实施例方式下面结合附图及实施例对本专利技术进行详细说明 参阅图2，本专利技术具有低栅/漏极间电容的沟渠式功率晶体管2的较佳实施例包含一个漏极结构21、一个井区22、一个栅极沟渠结构23，及一个源极结构24。该漏极结构21包括一个漏极区211,及一个袋状区212。该漏极区211具有一层基部层213,及依序形成于该基部层213上的一层第一部层214和一层第二部层215。该基部层213及该第一部层214、第二部层215成第一导电性(即η导电型)，所述部层213、214、215皆是以磊晶的方式形成，该基部层213的主要载子浓度不小于该第一部层214的主要载子浓度，该第一部层214的主要载子浓度不小于该第二部层215的主要载子浓度，也就是该基部层213、该第一部层214及该第二部层215分别为η+型、η型、η_型。 该袋状区212成第一导电性(即η导电型)并实体接触该第一部层214顶部，本文档来自技高网...

【技术保护点】

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林永发，徐守一，吴孟韦，陈面国，石逸群，
申请(专利权)人：茂达电子股份有限公司，
类型：发明
国别省市：