本发明专利技术公开了一种减少数据传输频率，从而最小化EMI噪声的生成并实现高分辨率的显示装置。该显示装置包括显示图像的显示面板、驱动显示面板的选通线的选通驱动器、驱动显示面板的数据线的数据驱动器、控制选通驱动器和数据驱动器并安排显示数据且将安排后的显示数据提供到数据驱动器的时序控制器以及N个数据端口，这些数据端口用于在与N个低速时钟信号同步的同时传输显示数据，其中，N为大于1的自然数，N个低速时钟信号具有比时序控制器中传输显示数据所需的时钟信号低的频率。
【技术实现步骤摘要】
本专利技术涉及显示装置，并且更特別地涉及ー种减少数据传输频率，从而最小化电磁干扰(EMI)和噪声的产生并实现高分辨率的显示装置。
技术介绍
一般地，液晶显示器是使用液晶显示图像的平板显示装置中的ー种。液晶显示器的优点在于液晶显示器比其他显示装置更薄更轻，并且具有更低的驱动电压和功耗。为此， 液晶显示器已广泛应用于整个行业的范围。液晶显示器要求高速传输大量的数据并显示高分辨率的图像以满足用户对高质量图像的要求。为此，液晶显示器使用高速时钟传输显示数据，导致液晶显示器的频率增加，因此产生由于EMI引起的噪声。特別地，在使用移动行业处理器接ロ(MIPI)来高速传输数据的移动液晶显示器中，过度产生噪声。而且，传输数据以在移动显示器上以60Hz实现高分辨率WVGA(宽视频图形阵列) 所需的基准时钟信号必须具有25MHz ( = 480 (水平分辨率)X 864 (垂直分辨率)X 60Hz (帧频))的频率。然而，将数据传输到移动行业处理器接ロ所需的时钟额定范围是12. 3MHz至 20MHz。为此，使用移动行业处理器接ロ的移动液晶显示器具有不能够实现高分辨率WVGA 的问题。
技术实现思路
因此，本专利技术致カ于提供一种显示装置，该显示装置基本上避免了由现有技术的局限和缺陷导致的ー个或多个问题。本专利技术的目的在于提供一种显示装置，该显示装置减少了数据传输频率，从而最小化EMI噪声的产生并实现高分辨率。在随后的描述中将会部分地阐述本专利技术的额外的优点、目的和特征，并且部分优点、目的和特征对于已经研究过下面所述内容的本领域技术人员来说将是显而易见的，或者部分优点、目的和特征将通过本专利技术的实践来知晓。通过在给出的描述及其权利要求以及附图中特別地指出的结构可以实现并且获得本专利技术的目的和其它的优点。为了实现这些和其它优点并且根据本专利技术的目的，如在此具体化并且广泛描述的，一种显示装置包括显示图像的显示面板；驱动显示面板的选通线的选通驱动器；驱动显示面板的数据线的数据驱动器；时序控制器，其控制选通驱动器和数据驱动器并安排显示数据且将安排后的显示数据提供给数据驱动器；和N(N是大于1的自然数)个数据端ロ， 其在与N个低速时钟信号同步的同时传输显示数据，其中所述低速时钟信号具有比时序控制器中传输显示数据所需的时钟信号低的频率。具体地，时序控制器可以包括生成第一低速时钟信号和第二低速时钟信号的时钟转换単元，其中第一低速时钟信号和第二低速时钟信号具有等于传输显示数据所需的时钟信号的频率的一半的频率；将显示数据分为第一显示数据和第二显示数据的数据划分单元；基于颜色管理数据转换第一显示数据和第二显示数据的颜色管理単元；以及平均图像电平/像素处理算法単元，其调整第一显示数据和第二显示数据的亮度分量，并且安排第 ー显示数据和第二显示数据且将安排后的第一显示数据和第二显示数据传输到数据驱动-Htr ο另外，第一数据端口和第二数据端ロ可以分别形成在数据划分単元和颜色管理单元之间以及颜色管理単元和平均图像电平/像素处理算法単元之间，第一数据端ロ可以在与第一低速时钟信号同步的同时传输第一显示数据，并且第二数据端ロ可以在与第二低速时钟信号同步的同时传输第二显示数据。第一低速时钟信号可以具有与第二低速时钟信号相同的或相反的相位。另外，数据划分単元可以将显示数据分为包括第一至第m/2显示数据的第一显示数据和包括第(πιΛ)+1至第m显示数据的第二显示数据。替代地，数据划分単元可以将显示数据分为包括奇数显示数据的第一显示数据和包括偶数显示数据的第二显示数据。将理解的是，本专利技术的前述一般性描述和下面的详细描述是示例性和说明性的， 并且意在提供对要求保护的本专利技术的进ー步说明。附图说明附图被包括进来以提供本专利技术的进ー步理解，并且被并入本申请且构成本申请的一部分，示出了本专利技术的实施方式，并且与说明书一起用于说明本专利技术的原理。在附图中图1是示出根据本专利技术的液晶显示装置的框图；图2是详细示出图1中所示的时序控制器的框图；图3A和加是示出通过图2中所示的第一数据端口和第二数据端ロ提供的第一显示数据和第二显示数据的实施例的图；图4A和4B是示出通过图2中所示的第一数据端口和第二数据端ロ提供的第一显示数据和第二显示数据的另ー实施例的图；以及图5是详细示出图2中所示的平均图像电平(APL)/像素处理算法(PPA)単元的图。具体实施例方式现在详细參考本专利技术的优选实施方式，在附图中示出其示例。尽可能地，在附图中将使用相同的附图标记表示相同或类似的部分。图1是示出根据本专利技术的使用移动行业处理器接ロ(MIPI)的移动液晶显示装置的框图。图1中所示的液晶显示装置包括显示图像的液晶面板102、驱动液晶面板102的选通驱动器108和数据驱动器106以及控制选通驱动器108和数据驱动器106的时序控制器 104。液晶面板102包括液晶盒Clc和连接到选通线GLl至GLn和数据线DLl至DLm以驱动各液晶盒Clc的薄膜晶体管TFT。液晶面板102的薄膜晶体管TFT通过来自选通线GL 的选通导通电压来导通。結果，数据线DL的数据信号被提供给液晶盒Clc，并且相当于公共电压Vcom与数据信号之间的差的电压被施加到液晶盒Clc。而且，薄膜晶体管TFT通过选通截止电压来截止。結果，保持施加到液晶盒Clc的电压。液晶盒Clc基于施加的电压驱动液晶以调整光透射率，从而在液晶面板102上显示图像。选通驱动器108响应于来自时序控制器104的选通控制信号GCS将选通导通电压順序地提供到选通线GL。另外，在没有提供选通导通电压的时段，选通驱动器108将选通截止电压提供到选通线GL。数据驱动器106使用来自时序控制器104的数据控制信号DCS以及伽马电压将数字数据信号转换成模拟电压，并将转换后的模拟电压提供到数据线DL。时序控制器104使用通过主机(未示出)输入的多个同步信号生成选通控制信号GCS和数据控制信号DCS，并将生成的信号提供给选通驱动器108和数据驱动器106。而且，时序控制器104安排从主机输入的显示数据并将安排后的显示数据提供给数据驱动器 106。如图2中所示，时序控制器104包括第一至第三接ロ単元112、114和126、第一和第二数据处理単元120和130、控制信号生成単元118以及时钟转换単元116。时钟转换单元116使用时钟信号CLK生成具有比传输数据所需的基准时钟信号 CLK低的速度的第一和第二低速时钟信号LCLKl和LCLK2。例如，由于传输数据所需的基准时钟信号CLK具有25MHz的频率以在移动显示器上以60Hz实现高分辨率WVGA(宽视频图形阵列)，因此第一和第二低速时钟信号LCLKl和LCLK2具有12. 5MHz的频率。时钟转换单元116包括生成第一和第二低速时钟信号LCLKl和LCLK2的锁相环 (PLL)电路。锁相环电路锁定输入信号的相位以生成固定时钟频率。锁相环电路包括相位检测器、低通滤波器、误差放大器和电压控制振荡器。锁相环电路检测输入信号和输出信号之间的相位差，对检测到的相位差信号的高频分量进行滤波以计算等于相位差的直流电压，并将该直流电压施加到电压控制振荡器的输入端，从而自动地调整电压控制振荡器的输出频率以补偿偏移相位。如上所述，锁相环电路用于正确地改变时钟的频率。因本文档来自技高网...
【技术保护点】
【技术特征摘要】
...
【专利技术属性】
技术研发人员：片明真，
申请(专利权)人：乐金显示有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。