用DDS产生任意精准频率的方法技术

本发明专利技术提出的一种用DDS产生任意精准频率的方法，旨在提供一种输出时钟和输入系统时钟不成整数倍时，产生精准输出频率的方法。本发明专利技术通过下述技术方案予以实现：在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系(N为整数)和关系式式中，fo为输出频率，fs为输入频率，A是相位累加器的最大值，是输出频率的频率控制字。本发明专利技术解决了现有技术不能对输入频率和输出频率不成整数倍时，不能产生精准输出频率的问题。

【技术实现步骤摘要】

本专利技术涉及一种主要应用于信号频率带宽达到上百兆赫兹的直扩跳频混合扩频系统，直扩码钟和输入系统时钟不成整数倍的条件下，用输入系统时钟产生直扩码钟的方法。
技术介绍
直扩跳频混合的扩频系统，需要要使用直扩码的码钟进行测距，但是，输入的系统时钟和直扩码的码钟不成整数倍，用输入系统时钟通过直接数字频率合成(DDQ产生的码钟，带有频率残差，不是很精准的码钟，在进行测距的时候，就会有距离误差的积累，随着时间的增加，积累的误差会越来越大，导致测距结果不可用，使得现有的直接数字频率合成 (DDS)产生码钟的方法不能适应输入系统时钟和直扩码的码钟不成整数倍条件下，需要用码钟测距的场合。在图2所示的现有技术中，直接数字频率合成(DDS)由频率控制字、相位累加器、 正弦查找表、模数转换器组成。其输出信号由输入信号产生，满足一定的关系，即满足公式fo- ^φ(1)在式(1)中，f。是输出频率，fs是输入频率，2n是相位累加器的最大值，△炉是输出频率的频率控制字，f。是已知的需要的频率，fs、2n也都是已知的，通过公式(1)可以计算出频率控制字△炉，△炉可能是带小数的数，但是直接数字频率合成(DDQ使用的频率控制字是整数，必须进行取整，因此，就有数据取舍，最后得到的输出频率就和所需要的频率有一定的误差，导致最终使用该时钟信号测距是产生误差，误差积累后导致测距值不可用，所以传统的直接数字频率合成(DDQ方法不能产生精准的输出时钟信号。因此，上述现有技术在需要产生任意频率的输出信号时，如果输入频率和输出频率不成整数倍，则不能产生精准输出频率，所以，传统直接数字频率合成(DDQ无法完成所需的要求。
技术实现思路
本专利技术的目的是针对现有直接数字频率合成(DDQ技术存在的不足之处，提供一种输出时钟和输入系统时钟不成整数倍时，产生精准输出频率，且没有频率残差的方法，以解决现有直接数字频率合成(DDQ不能产生任意精准频率的问题。本专利技术解决现有技术问题所采用的方案是一种用DDS产生任意精准频率的方法，其特征在于包括如下步骤在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式Λ 二 Λ *(，)中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系权利要求1.一种用DDS产生任意精准频率的方法，其特征在于包括如下步骤在由频率控制字、 相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDQ中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式Λ 二 fs * (I)中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系A = #和关系式Λ炉，其中，N为整数，f。AA为输出频率，fs为输入频率，A是相位累加器的最大值，是输出频率的频率控制字。2.按权利要求1所述的用DDS产生任意精准频率的方法，其特征在于，相位累加器在工作过程中，满足关系公式phase = phase +Αφ⑵在上式中，phase是相位累加器的输出值，Δ0是频率控制字。3.按权利要求1或2所述的用DDS产生任意精准频率的方法，其特征在于，相位溢出控制逻辑模块在工作过程中，满足关系公式phase = phase-φ(3)在上式中，phase是相位累加器的输出值，炉是相位累加器溢出的最大值，即控制相位累加器溢出时刻的最大值。4.按权利要求3所述的用DDS产生任意精准频率的方法，其特征在于，在相位累加器的工作过程中，相位溢出控制逻辑模块保持静默，不工作，即相位溢出控制逻辑模块工作时的关系式(3)不起作用，当相位累加器的值大于相位累加器溢出的最大值，即满足关系公式φ < phase(4)一旦相位累加器的相位满足式时，相位溢出控制逻辑模块启动，开始工作，对相位累加器的相位按式C3)进行置位，当对相位累加器置位之后，相位累加器中的相位不满足式(3)时，相位溢出控制逻辑模块保持静默，不工作。全文摘要本专利技术提出的一种用DDS产生任意精准频率的方法，旨在提供一种输出时钟和输入系统时钟不成整数倍时，产生精准输出频率的方法。本专利技术通过下述技术方案予以实现在由频率控制字、相位累加器、正弦查找表、数模转换器组成的直接数字频率合成器(DDS)中，采用一个跨接于上述相位累加器两端的相位溢出控制逻辑模块，控制DDS的溢出时刻，DDS通过相位溢出控制逻辑，将公式中的相位累加器的最大值2n，更改成能被fs整除的数A，使其和输入频率的关系满足整数倍关系(N为整数)和关系式式中，fo为输出频率，fs为输入频率，A是相位累加器的最大值，是输出频率的频率控制字。本专利技术解决了现有技术不能对输入频率和输出频率不成整数倍时，不能产生精准输出频率的问题。文档编号H03K3/02GK102571036SQ201110403820公开日2012年7月11日 申请日期2011年12月7日 优先权日2011年12月7日专利技术者刘文焘, 舒炳江, 蒋宇志 申请人:中国电子科技集团公司第十研究所本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：舒炳江，刘文焘，蒋宇志，
申请(专利权)人：中国电子科技集团公司第十研究所，
类型：发明
国别省市：