电子电路频率产生制造技术

本发明专利技术公开了利用锁相环(10，12，14)来产生具有可选择频率的振荡信号。环路的振荡器(10)接收反馈信号，向该反馈信号添加偏移以降低在做出频率修改时的瞬变效应。连续地使用第一和第二偏移控制值来控制偏移。第一偏移控制值是由修改之前和之后的频率设置的组合控制的。第二偏移控制值是由修改之后的频率设置控制的。使用第一和第二偏移控制值来控制将施加于偏移量施加于锁相环(10，12，14)的振荡器(10)的频率控制信号的偏移。在施加由第二控制偏移值控制的偏移之前的预定时间间隔期间施加由第一控制偏移值控制的偏移。

【技术实现步骤摘要】

本专利技术包括频率产生器的电子电路和频率产生方法。
技术介绍
使用传统的PLL频率产生器难以实现快速频率跳变。针对诸如跳变瞬时必须短于 9. 5ns的Wimedia超宽带无线技术之类的无线通信，在例如接收机和发射机中需要频率产 生器以提供快速频率跳变。传统的PLL频率产生器通过将分频的振荡器信号的相位锁定到参考信号，来合成 可调频率的信号。通过改变分频比，来实现所产生频率的改变。典型地，在这种改变之后， 在PLL锁定到新的频率之前，会出现转变时段。结果，对可实现的频率跳变速度产生限制。该问题的解决方案采用多个锁相环和复用器，以从这些环路中的可选择的一个中 提供输出信号。在这种情况下，可以在选择输出信号之前，使得不同的锁相环锁定在不同的 频率下，从而避免在选择之后出现转变时段。可以使用所有所需频率的锁相环。当预先知 晓所需的频率跳变时，两个锁相环就足够了，一个切换到下一频率而另一个仍然提供当前 频率。利用多个锁相环的这种解决方案在技术上比较复杂，且需要相当大的电路面积和 功耗。
技术实现思路
其中，目的是提供在不同频率之间切换时减少转变时间间隔。提供了根据权利要求1的电子电路和根据权利要求8的方法。该电路包括PLL和 偏移控制电路，偏移控制电路具有被配置用于确定至少第一和第二控制偏移值的偏移控制 值确定电路。偏移确定电路可包括存储元件，用于存储例如表示第一和第二偏移控制值的 信息。提供了一种控制电路，以使得偏移控制电路响应于对所选择的频率的修改，在根据第 二控制偏移值施加偏移之前的预定时间间隔期间，施加第一控制偏移值所控制的偏移。按 照这种方式，该电路实现了在施加对频率设置的修改中由于时间延迟而导致的锁定条件的 扰动的减小。可以基于PLL的参考信号的转变来选择预定时间间隔。在另一实施例中，在修改 所选择的频率之后，响应于影响相位检测器所检测的相位的参考信号的最早转变，该预定 时间间隔结束。参考信号还可以用于对修改提供时钟，使得参考信号在一个转变处开始中 间时间间隔并且在对应的下一转变处结束该中间时间间隔。在实施例中，偏移控制电路可包括多个存储电路，用于存储相应的第一偏移控制 值，控制电路被配置用于基于对所选择的频率的修改来选择第一偏移控制值，以在所述时 间间隔期间控制偏移。因此，例如，如果在“n”(例如，η = 4)之间切换，则可提供针对 η*(η-1)修改的存储位置。在实施例中，该电路包括控制电路，该控制电路被配置用于在对所选择的频率的进一步修改之后，基于在具有所述预定时间间隔的持续时间的其它时间间隔之后检测到的 相位误差来校准第一偏移控制值。可以以特殊校准模式来执行校准，和/或在正常操作期 间执行校准。开启电路校准功能使得电路相对于老化更加鲁棒，并且使得不再需要基于出 厂的校准。附图说明根据使用下图对示意实施例的说明，这些和其它目的和优点方面将变得显而易 见图1示出了根据共同未决的专利申请的锁相环的实施例；图2和3示出了相位相对时间的图；图4示出了具有锁相环的电路；图5示出了偏移控制电路的流程图；图6示出了具有锁相环的电路；图7示出了相位相对时间的图。具体实施例方式图1示出了在受让于本申请人的、共同未决的、未公布的专利申请(申请号 PCT4009IB53375)中描述的具有锁相环的电子电路。该锁相环包括振荡器10、分频器12、相 位检测器14、延迟电路14a、偏移控制电路16、16a、复用器16a、加法器18和寄存器19。此 外，可以存在多个放大器、滤波器或缓存器(未标记)。振荡器10的输出经由分频器12耦 合到相位检测器14的第一输入。相位检测器14的第二输入耦合到用于接收参考信号r(t) 的输入。可以提供参考时钟电路(未示出)以提供参考信号。参考时钟电路可以包括例如 晶体振荡器。相位检测器14的输出经由加法器18与振荡器10的控制输入相连。偏移控制电路包括存储电路16和复用器16a。存储电路16用于存储偏移控制值。 存储电路16经由复用器16a耦合到加法器18的第一输入。相位检测器14的输出耦合到 加法器18的第二输入。加法器18的输出耦合到振荡器10的控制输入。寄存器19具有针 对指示信号的输入，和与存储电路16、复用器16a、以及分频器12的控制输入耦合的输出。 寄存器19由参考信号r(t)提供时钟。延迟电路Ha耦合在将参考信号提供给寄存器19 的时钟输入的输入以及相位检测器14的第二输入之间。在操作中，基本电路操作是锁相环的基本操作，其中，相位检测器14将参考信号 r(t)的相位与振荡器信号的下分频版本进行比较，并使用比较结果来控制振荡器频率。将 选择所需频率的指示信号施加于寄存器19。加载到寄存器19中的指示信号控制分频器12 的分频比。此外，存储电路16提供针对不同频率选择的控制偏移信号，根据所选择的频率将 控制偏移信号与振荡器控制信号相加，以提供非常接近地近似所需频率的振荡频率的初始 控制。因此，减少了频率切换之后的稳定时间。寄存器19控制复用器16a选择施加于振荡 器10的控制输入的偏移信号所来自的存储电路16。针对锁相环的不同频率设置，存储电路 16分别存储不同控制偏移值。当寄存器19加载控制将锁相环切换到不同频率的指示信号 时，将对应地改变的控制偏移值提供给振荡器。选择控制偏移值，以将振荡器频率基本上设定在所需的频率。这减少了环路将振荡频率调整到所需频率的频率切换的转变时段。在锁 定到所需频率时，可以利用电路(在符号上以积分器示出)来校准存储电路16中的控制偏 移值，该电路调整控制偏移值，直到相位检测器14的所产生的输出具有预定的值为止。延迟电路1 关于参考信号的使用，延迟将参考信号施加于相位检测器14，以控 制在不同频率之间切换的定时。共同未决的申请这么做是为了确保电路中的不同延迟会产 生相位同步的丢失。图2示意了随时间变化的图1电路的振荡器相位。如所公知的，相位的线性增加 对应于在恒定频率下的振荡。当PLL锁定到不同的频率时，具有彼此不同的斜率的这种线 性时间间隔出现。斜率在修改了频率设置之后改变。第一时间点tl指示参考信号r(t)触 发了到修改后的频率的切换的转变。作为响应，寄存器19接收新的输入信号并将其施加于 分频器12、存储电路16以及复用器16a。理想地，这将导致如tl处的虚线所示的中间频率 改变。但是，实际上，这包括如图1中所示的延迟dl、d2和d3:dl是参考信号r(t)中的转 变与在振荡器10的控制输入处出现新的控制偏移值之间的延迟，d2是从施加新的控制偏 移到其在PLL的输出上起作用之间的延迟，d3是在PLL的输出处的信号改变与其经由分频 器12在相位检测器14上起作用之间的延迟。如图2所示，延迟导致从触发频率切换的第一时间点tl到振荡器10的相位(即， 频率)的斜率发生改变的第二时间点t2的延迟D。由于延迟D可以在相位比较中引入差 错，因此延迟D会影响稳定时间。在将参考信号r(t)施加于相位检测器14之前延迟电路 1 将参考信号r(t)延迟相同的延迟D。以这种方式，确保了在相位检测器14的输入处的 参考信号r(t)的每个时段期间，来自振荡器10的相位检测器输入是对应单个频率设置的 结果。以这种方式，避免了由于延迟带来的频率扰动。尽管延迟电路1 本文档来自技高网...

【技术保护点】
一种电子电路，包括：－锁相环（１０，１２，１４），具有环路频率选择输入，并包括可控振荡器（１０），所述可控振荡器（１０）具有振荡器频率控制输入；－偏移控制电路（１６，４２，１６ａ），与振荡器频率控制输入耦合，以将偏移施加到可控振荡器（１０）的控制信号，所述偏移控制电路（１６，４２，１６ａ）包括偏移控制值确定电路（１６，４２），偏移控制值确定电路（１６，４２）被配置用于至少部分彼此独立地确定至少第一和第二控制偏移值；－控制电路（４０），具有与环路频率选择输入耦合的控制电路输入、和与偏移控制电路（１６，４２，１６ａ）耦合的控制电路输出，所述控制电路（４０）被配置用于响应于对所选择的频率的修改，使偏移控制电路（４４）在根据第二控制偏移值来施加偏移之前，在预定时间间隔期间施加第一控制偏移值控制的偏移。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：雷默克·科内利斯·荷曼·范德贝克，约瑟夫·雷内鲁斯·玛丽亚·伯格威特，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL