用于形成具有嵌入应力源的高性能场效应晶体管的方法和结构技术

本发明专利技术提供一种高性能半导体结构和一种用于制造此结构的方法。所述半导体结构包括位于半导体衬底(12)的上表面(14)上的至少一个栅极叠层(18)，例如，FET。所述结构进一步包括第一外延半导体材料(34)，其在所述至少一个栅极叠层的沟道(40)上诱导应变。所述第一外延半导体材料位于至少一个栅极叠层的足印处，基本上在所述衬底中的一对凹陷区域(28)内，所述凹陷区域存在于所述至少一个栅极叠层的相对侧面上。扩散扩展区域(38)位于每个所述凹陷区域的所述第一外延半导体材料的上表面内。所述结构进一步包括第二外延半导体材料(36)，其位于所述扩散扩展区域的上表面上。所述第二外延半导体材料具有高于所述第一外延半导体材料的掺杂剂浓度。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种高性能半导体结构，其包括双层嵌入的外延半导体源极区域和漏极区域。
技术介绍
半导体器件衬底内的机械应力已广泛用以调节器件的性能。例如，在常用硅技术中，当沟道承受压缩应力时空穴迁移率得以增强，而当沟道承受拉伸应力时电子迁移率得以增强。因此，在P沟道场效应晶体管(PFET)的沟道区域和/或η沟道场效应晶体管(nFET) 的沟道区域中可有利地产生压缩应力和/或拉伸应力，以便增强此等器件的性能。一种用于产生所期望的受应力硅沟道区域的可能的方法是在互补金属氧化物半导体(CM0Q器件的源极区域及漏极区域内形成嵌入的硅锗(SiGe)应力源(stressor)或嵌入的硅碳(Si:C)应力源，以诱导位于源极区域与漏极区域之间的沟道区域中的压缩应变或拉伸应变。半导体工业中利用两种常用技术来形成此等嵌入的应力源。第一种技术可称为迟嵌入的应力源制程(late embedded stressor process)，其在扩展区域形成后形成原位(in-situ)掺杂应力源材料。尽管此迟嵌入的应力源制程提供应力保存及较低的源极电阻/漏极电阻，但由于形成了深掺杂并重掺杂的源极区域和漏极区域，该制程本文档来自技高网...

【技术保护点】

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：程慷果，A·卡基菲鲁兹，B·B·多里斯，G·沙伊迪，
申请(专利权)人：国际商业机器公司，
类型：发明
国别省市：