本发明专利技术提供一种计算机系统，包括第一处理器、错误检测电路及南桥芯片。第一处理器输出第一致命错误信号。错误检测电路耦接第一处理器，以接收第一致命错误信号。错误检测电路在第一致命错误信号切换为第一准位且维持超过第一预设时间时，输出内部错误重置信号。错误检测电路在第一致命错误信号切换为第一准位且经过第二预设时间时，输出一装置错误重置信号。其中，第二预设时间远大于第一预设时间。南桥芯片耦接错误检测电路，并依据内部错误重置信号或装置错误重置信号重启计算机系统。
【技术实现步骤摘要】
本专利技术涉及一种计算机系统，尤其涉及一种具有错误检测电路的计算机系统。
技术介绍
在早期的处理器(processor)设计中，Intel公司将机器检查错误(Machine Check Error)信号MCERR#与内部错误(Internal Error)信号IERR#分别通过不同接脚输出。机器检查错误信号MCERR#*表明系统发生机器检查异常(Machine Check Exception) 0 其中，机器检查异常机制在检测到系统故障时，会通知作业系统的内核(kernel)，以便于内核采取相应的措施，例如屏蔽发生错误的元件(例如存储器)。内部错误信号记1 #则用来表明系统硬件发生了不可恢复的严重错误，此时内核已经无法继续执行程序，进而呈现系统中止(hang-up)状态。并且，当发生内部错误信号记1 #时，处理器将进入关机 (shut-down)状态。在新一代的处理器(processor)设计中，例如Intel公司出产的Xeon processor 5500 系列(Nehalem-EP)、Xeon processor 5600 系列与 Westmere-EP processor,贝丨J将机器检查错误信号MCERR#与内部错误信号IERR#的功能整合为一致命错误(Catastrophic Error)信号CATERR#。而致命错误信号CATERR#无法通过传统基板管理控制器(BMC)或基本输入输出系统(BIOS)来进行对应的处理，因此需要一种处理致命错误信号CATERR#并使系统重新正常运作的电路。
技术实现思路
本专利技术提供一种信号处理电路，可依据致命错误信号产生内部错误重置信号或装置错误重置信号。本专利技术提出一种计算机系统，包括第一处理器、错误检测电路及南桥芯片。第一处理器输出第一致命错误信号。错误检测电路耦接第一处理器，以接收第一致命错误信号。 错误检测电路在第一致命错误信号切换为第一准位且维持超过第一预设时间时，输出一内部错误重置信号。错误检测电路在第一致命错误信号切换为第一准位且经过第二预设时间时，输出一装置错误重置信号。其中，第二预设时间远大于第一预设时间。南桥芯片耦接错误检测电路，并依据内部错误重置信号或装置错误重置信号重启计算机系统。在本专利技术的一实施例中，当南桥芯片依据内部错误重置信号或装置错误重置信号重启计算机系统时，致能系统重置信号。在本专利技术的一实施例中，计算机系统更包括一基板管理控制器，且错误检测电路将第一致命错误信号切换为第一准位输出第一致命错误参考信号至基板管理控制器，而基板管理控制器依据第一致命错误参考信号将致命错误事件记录在日志档中。在本专利技术的一实施例中，上述的错误检测电路包括第一内部错误检测单元及第一装置错误检测单元。第一内部错误检测单元耦接第一处理器以接收第一致命错误信号。第一内部错误检测单元在第一致命错误信号切换为第一准位且维持超过第一预设时间时，输4出内部错误重置信号。第一装置错误检测单元耦接第一处理器以接收第一致命错误信号， 第一装置错误检测单元在第一致命错误信号切换为第一准位且经过第二预设时间时，输出装置错误重置信号。并且，第一装置错误检测单元在第一致命错误信号切换为第一准位时输出第一致命错误参考信号。在本专利技术的一实施例中，上述的第一内部错误检测单元包括第一反相器、第一滤波器及第二反相器。第一反相器的输入端耦接第一处理器以接收第一致命错误信号。第一滤波器的输入端耦接第一反相器的输出端。当第一滤波器的输入端的电压准位为一第二准位且维持超过第一预设时间时，切换第一滤波器的输出端的电压准位为第二准位。第二反相器的输入端耦接第一滤波器的输出端，第二反相器的输出端输出内部错误重置信号。在本专利技术的一实施例中，上述的第一滤波器在其输入端的电压准位为第二准位时，依据第一时脉信号进行计数，并且在计数结果大于第一预设时间时，第一滤波器切换其输出端的电压准位为第二准位。在本专利技术的一实施例中，上述的第一装置错误检测单元包括触发器、第二滤波器及第三反相器。触发器具有第一输入端、第二输入端、第一输出端及第二输出端。触发器的第一输入端耦接第一处理器以接收第一致命错误信号，触发器的第二输入端耦接系统重置信号，触发器的第二输出端耦接基板管理控制器以输出第一致命错误参考信号。第二滤波器的输入端耦接触发器的第一输出端，当第二滤波器的输入端的电压准位为第二准位且维持超过第二预设时间时，切换第二滤波器的输出端的电压准位为第二准位。第三反相器的输入端耦接第二滤波器的输出端，第三反相器的输出端输出装置错误重置信号。在本专利技术的一实施例中，上述的第二滤波器在其输入端的电压准位为第二准位时，依据第二时脉信号进行计数，并且在计数结果大于第二预设时间时，第二滤波器切换其输出端的电压准位为第二准位。在本专利技术的一实施例中，计算机系统更包括至少一第二处理器，用以输出至少一第二致命错误信号。错误检测电路更耦接上述第二处理器，以接收上述第二致命错误信号。 错误检测电路在第一致命错误信号及上述第二致命错信号的其中之一切换为第一准位且维持超过第一预设时间时，输出内部错误重置信号。错误检测电路在第一致命错误信号及上述第二致命错信号的其中之一切换为第一准位且经过第二预设时间时，输出装置错误重置信号。在本专利技术的一实施例中，上述的南桥芯片更耦接第一处理器，并且在第一致命错误信号切换为第一准位且维持超过第一预设时间时，致能系统重置信号以使计算机系统重启ο基于上述，本专利技术的计算机系统，其错误检测电路可依据所接收的第一致命错误信号或第二致命错误信号产生内部错误重置信号或装置错误重置信号。由此，可在致命错误信号为内部错误信号的情况下立即重启计算机系统，或者在致命错误信号为装置错误信号且经过一第二预设时间后重启计算机系统。为让本专利技术的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。附图说明图1为依据本专利技术一实施例的计算机系统的系统方块示意图。图2为图1依据本专利技术一实施例的信号处理电路的电路示意图。图3为依据本专利技术另一实施例的计算机系统的系统方块示意图。图4为图3依据本专利技术一实施例的信号处理电路的电路示意图。主要附图标记说明10、10，计算机系统；11:基板管理控制器；13:南桥芯片；15_1 第一处理器；15_2 第二处理器；100、100’ 错误检测电路； 110 第一内部错误检测单元；120 第一装置错误检测单元； 210、410 第一滤波器；220、420 第二滤波器；310_1 第二内部错误检测单元；320_1 第二装置错误检测单元； 330 逻辑运算单元；Al:第一与门；A2:第二与门；A1A、A2A 第一输入端；A1B、A2B 第二输入端；CATERR_1 第一致命错误信号； CATERR_2 第二致命错误信号；CATERR_REF_1 CATERR_REF_2 第一致命错误参考信号；第二致命错误参考信号；CLK1、CLK2 时脉信号；FF1、FF2 =RS 触发器；IERR_REF_1 IERR_REF_2 第一内部错误参考信号；第二内部错误参考信号；IERR_RST 内部错误重置信号；MCERR_RST 装置错误重置信号；MCERR_REF_1 MCERR_REF_2 第一装置错误参考信号；第二装本文档来自技高网...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：邹小兵，
申请(专利权)人：英业达股份有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。