用于IP核的处理器接口及其自动生成方法技术

本发明专利技术公开了一种用于IP核的处理器接口及其自动生成方法，处理器接口包括接口协议模块和用于数据缓冲、时钟同步的数据缓冲同步单元；自动生成方法实施步骤如下：1）获取IP核接口描述信息；2）根据接口引脚信息获取IP核的数据宽度，根据时钟信号信息获取IP核的工作频率，根据接口时序规则生成互补时序状态机；3）如果IP核的工作频率与处理器的工作频率不相同则生成时钟同步模块；4）如果IP核的数据宽度与处理器的数据宽度不相同则生成数据缓冲模块代码；5）根据接口引脚信息、引脚映射信息和互补时序状态机生成接口协议模块。本发明专利技术具有通用性好、开发快捷、对IP核和处理器的兼容性好的优点。

【技术实现步骤摘要】

本专利技术涉及处理器开发
，具体涉及一种用于IP核的处理器接口以及寄存器传输级(Register Transfer Level，RTL)代码的自动生成方法。
技术介绍
随着半导体制造技术的飞速发展，处理器的规模越来越大，处理器的设计复杂性也不断增加。IP核(Intellectual Property core)是一段具有特定电路功能的硬件描述语言程序，该程序与集成电路工艺无关，可以移植到不同的半导体工艺中去生产集成电路芯片，因此重复利用现有的IP核，可以有效节省处理器的设计和验证时间，大大缩短处理器的上市周期、降低处理器的开发成本。IP核的接口协议一般根据最初设计时的处理器结构进行设计，如果需要在具有不同处理器结构的新处理器中重用该IP核，由于处理器结构不同，因此接口的不匹配使得IP 核与处理器之间不能直接相连。因此，实现IP核复用的难点就在于如何高效地将IP核连接到处理器接口上，它需要考虑的问题主要包括1)时钟同步，处理器接口和IP核可能工作于不同的时钟频率，信号进行跨时钟域传输需要进行时钟同步；2 )数据缓存，处理器接口和IP核的数据宽度可能不同，为满足不同的数据宽度或接口协议时序约束需要进行数据缓存；3)协议转换，处理器的接口协议和IP核的接口协议可能互不兼容，因此需要进行协议转换，才能保证数据正确传输。为了连接接口协议互不兼容IP核和处理器，通常的做法是设计一个接口协议转换逻辑(Wrapper)。但是，这种方法的缺点是对于每个接入处理器的IP核都需要重新设计一个feapper，并要进行反复测试，以保证其正确性。因此，这这种方法增加了设计复杂度， 降低了 IP核的重用性，不能实现IP核的即插即用。为了能够实现IP核真正的即插即用，目前有第三方组织提出了虚拟组件接口 (Virtual Component Interface, VCI)思想来解决这一问题将VCI协议作为连接IP核和处理器接口的中间协议，且该第三方组织提供VCI协议到各种常用协议的Wrapper，在IP核设计时IP核的接口采用VCI协议设计，IP核连接处理器时选择使用处理器接口协议对应的 feapper，IP核与feapper连接，feapper再连接处理器接口。但是，一方面由于VCI思想出现的较晚，并且仅是由第三方组织提出并提供常用协议的Wrapper，因此现有的许多IP核并没与VCI协议兼容，现有IP核的接口必须进行重新设计才能符合VCI协议，这显然并不现实。另一方面，VCI协议作为IP核和处理器之间的中间协议而存在，也降低了 IP核和处理器之间的接口性能。因此，基于VCI协议的方法存在兼容性不好、接口效率不高的问题。
技术实现思路
本专利技术要解决的技术问题是提供一种兼容性好、接口效率高、设计复杂度低，能够实现IP核的即插即用、能够将IP核高效连接到处理器的用于IP核的处理器接口及其自动生成方法。为了解决上述技术问题，本专利技术采用的技术方案为一种用于IP核的处理器接口，包括相互连接的数据缓冲同步单元和采用IP核互补接口协议的接口协议模块，所述接口协议模块与IP核相连，所述接口协议模块通过数据缓冲同步单元与处理器相连，所述数据缓冲同步单元包括用于缓冲不同数据处理宽度的IP核和处理器之间数据的数据缓冲模块和用于同步不同时钟域的IP核和处理器之间数据时钟的时钟同步模块，所述数据缓冲模块与时钟同步模块相连。作为本专利技术用于IP核的处理器接口的进一步改进所述时钟同步模块包括多个信号同步逻辑单元，所述信号同步逻辑单元包括用于转换电平信号和第一时钟域脉冲信号的第一电平脉冲转换逻辑、用于将电平信号锁存的锁存器和用于转换电平信号和第二时钟域脉冲信号的第二电平脉冲转换逻辑，所述第一电平脉冲转换逻辑、锁存器和第二电平脉冲转换逻辑依次相连。所述锁存器为具有电平信号两次锁存功能的两级同步锁存器。所述数据缓冲模块包括数据分割逻辑和数据组合逻辑，所述数据分割逻辑包括写数据寄存器、写地址寄存器、写控制信号寄存器和带有状态计数器的写入控制器，所述写数据寄存器、写地址寄存器、写控制信号寄存器分别与写入控制器相连；所述数据组合逻辑包括读数据寄存器、读地址寄存器、读控制信号寄存器和带有状态计数器的读取控制器，所述读数据寄存器、读地址寄存器、读控制信号寄存器分别与读取控制器相连。本专利技术还提供一种用于IP核的处理器接口自动生成方法，其实施步骤如下1)获取IP核的接口引脚信息、时钟信号信息和接口时序规则；2)根据所述接口引脚信息获取IP核的数据宽度，根据所述时钟信号信息获取IP核的工作频率，根据所述接口时序规则生成互补时序状态机；3)判断所述时钟信号信息与处理器的工作频率是否相同，如果时钟信号信息的频率与处理器的工作频率不相同则生成时钟同步模块；4)判断所述数据宽度与处理器的数据宽度是否相同，如果数据宽度与处理器的数据宽度不相同则生成数据缓冲模块代码；5)根据所述接口引脚信息获取IP核到处理器的引脚映射信息，根据所述引脚映射信息、接口引脚信息和互补时序状态机生成具有与IP核互补接口协议的接口协议模块。作为本专利技术用于IP核的处理器接口自动生成方法的进一步改进所述步骤2)中根据所述接口时序规则生成互补时序状态机具体包括根据所述接口时序规则的握手时序规则生成握手互补时序状态机，根据所述接口时序规则的非握手时序规则生成非握手互补时序状态机。所述根据接口时序规则的握手时序规则生成握手互补时序状态机的详细步骤包括⑴、将所述接口时序规则中包含的η个时序状态按照顺序分别标记为SpSp……、Sn_1; 初始化变量i=0，j=i+l ；⑵、取出当前时序状态Si和下一个时序状态h ；⑶、比较当前时序状态Si和下一个时序状态h中的所有输出控制信号，如果输出控制信号的状态不同，则将变化的输出控制信号分别作为当前时序状态Si到下一个时序状态ι 之间的转换条件，且各转换条件之间的关系为与；如果下一个时序状态h的保持周期数大于或者等于0则跳转执行步骤⑷，否则执行步骤(5)；⑷、执行j=j+l，如果j<n则返回执行步骤⑶，都则跳转执行步骤(5)； (5)、执行i=i+l，如果i Φ η-1则返回执行步骤⑵，否则将&标记为Slri的下一个状态且转换条件为空。所述根据接口时序规则的非握手时序规则生成非握手互补时序状态机的详细步骤包括①、将所述接口时序规则中包含的η个时序状态按照顺序分别标记为SpSp……、Sn_1; 初始化变量 i=0、k=i+l、j=k mod η ；②、取出时序状态Si和当前时序状态Si的互补时序状态h；③、比较当前时序状态Si和互补时序状态h中的所有输出控制信号，如果输出控制信号的状态不同，则将变化的输出控制信号分别作为时序状态Si到互补时序状态^之间的转换条件，且各转换条件之间的关系为与；如果下一个时序状态h的保持周期数大于或者等于0则跳转执行步骤④，否则执行步骤⑤；④、执行k=k+l、j=kmod n，如果j Φ i则返回执行步骤③，否则跳转执行步骤⑤；⑤、执行i=i+l，如果i<n则返回执行步骤②。所述步骤5)中生成接口协议模块的详细步骤如下I )根据所述接口引脚信息和引脚映射信息生成IP核处理器接口的引脚名称、信号宽度和I/O属性描述；II)根据握手互补时本文档来自技高网...

【技术保护点】

【技术特征摘要】

【专利技术属性】
技术研发人员：陈书明，谷会涛，万江华，陈胜刚，刘胜，王耀华，孙书为，
申请(专利权)人：中国人民解放军国防科学技术大学，
类型：发明
国别省市：