【技术实现步骤摘要】
本专利技术属于电子
，尤其涉及一种DRAM控制器时序校验功能的验证方法及系统。
技术介绍
随着处理器技术的发展，前端总线对内存带宽的要求越来越高，因此对于内存的频率要求也就越来越高，在内存频率提高的同时，要获得稳定正确的数据就必须对读写数据时相关信号的时序进行更严格的控制，因为在总线频率较高时静态的时序不确定时延， 可能导致数据的读写错误，在对内存进行写操作时，相关信号的时序由动态随机存取存储器(Dynamic random access memory, DRAM)控制器产生，无须对相关信号进行静态时延的校验操作，所以相关信号的静态时延校验操作主要是在读数据时所进行的。校验功能主要是去除主板上的静态的时序不确定时延，目前对DRAM控制器的时序校验操作是否正确是在实际的主板上进行调试验证，如果实际的主板上在时序校验操作结束后，DRAM控制器可以正常读写，则认为时序校验功能可正确执行。但在实际应用中，主板情况各不相同，无法将所有可能应用的主板都测试完全，所以实际验证的情况覆盖率很低。
技术实现思路
本专利技术实施例的目的在于提供一种DRAM控制器时序校验功能的验证...
【技术保护点】
【技术特征摘要】
【专利技术属性】
技术研发人员：赵玉梅，徐骏宇，胡胜发，
申请(专利权)人：安凯广州微电子技术有限公司，
类型：发明
国别省市：
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。