具有埋入式字元线的装置及其制造方法制造方法及图纸

本发明专利技术提供一种具一存储单元的集成电路，包含一字元线、一位线以及一隔离层。该字元线系设置于一基板的一字元线沟槽内。该位线系设置于该字元线的下方的一位线沟槽内，且该位线的延伸方向正交于该字元线的延伸方向。以及，该隔离层用以隔离该字元线及该位线，设置于该位线的上方的该位线沟槽内。其中，该隔离层和该基板的蚀刻率相近。

【技术实现步骤摘要】

本专利技术有关于半导体集成电路结构的制造方法，尤有关于一种存储单元(memory cell)的埋入字元线(buried word line)结构的制造方法。
技术介绍
半导体存储体储存多个带有信息的位元于存储单元阵列。例如，动态随机存取存储单元(DRAM cell)通常包含一存取场效晶体管(access FET)及一储存电容(capacitor)。许多类型的存储单元设有埋入式字元线及位线，藉由在半导体基板 (substrate)形成多个沟槽(trench)并将该些沟槽填满金属的方式，以埋入存储单元的字元线及位线。储存电容可形成于基板表面上，或形成于设置在该基板上方的金属层中。例如，在许多类型的DRAM存储单元中，埋入分离式字元线系形成于埋入式位线的上方，同时， 埋入分离式字元线在沟槽中的延伸方向系正交于埋入式位线的延伸方向。图IA显示包含埋入式字元线与位线(bit line)的存储单元的透视图。图IB显示在埋入式字元线尚未形成前，图IA中切线AA方向的一横切面图。参考图1B，首先，一氮化层108(例如氮化硅(Si3N4))系覆盖于一硅(silicon)基板(substrate) 1本文档来自技高网...

【技术保护点】
１．一种集成电路，其特征在于，所述的电路包含：一垂直式晶体管，形成于一基板上，所述的垂直式晶体管包含一通道区，位在一下接面区及一上接面区之间；一字元线，设置于一字元线沟槽内，同时，相邻于所述的通道区；一位线，设置于所述的字元线的下方的一位线沟槽内，所述的位线沟槽位于所述的垂直式晶体管的下方；以及一隔离层，用以隔离所述的字元线及所述的位线，所述的隔离层设置于所述的位线的上方的所述的位线沟槽内；其中，所述的隔离层和所述的基板的蚀刻率相近。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：林永昌，梁圣章，
申请(专利权)人：瑞晶电子股份有限公司，
类型：发明
国别省市：71