【技术实现步骤摘要】
本专利技术涉及FPGA配置，具体涉及在对大量相同的FPGA配置相同的配置数据时，一种节省PROM使用量的装置。
技术介绍
根据Xilinx的参考设计，一般情况下如果配置相同的FPGA，2到3片FPGA可以共用一个PROM配置芯片。但如果再多加FPGA的话，由于PROM输出信号的驱动能力问题和信号完整性的问题，很难保证配置的正确性。但如果系统中有大量相同的FPGA，就会使用到很多PR0M，虽然PROM中的数据都是一样的。这会造成很大的浪费，而且PROM所占的PCB面积会导致系统布局设计的困难。
技术实现思路
为解决上述问题，本专利技术提供了一种利用时钟驱动器配置多片FPGA的装置。一种利用时钟驱动器配置多片FPGA的装置，包括配置芯片PR0M，时钟驱动器和 FPGA芯片；其中，所述配置芯片PROM的CLK信号线和DATA信号线分别各连接1块时钟驱动器，与CLK信号线连接的时钟驱动器的输出端与FPGA芯片的时钟输入端相连接，与DATA信号线连接的时钟驱动器的输出端与FPGA芯片的数据输入端相连接。优选的，所述时钟驱动器的每个输出端可以连接到两个FPGA芯片的输入端。优选...
【技术保护点】
１．一种利用时钟驱动器配置多片ＦＰＧＡ的装置，其特征在于：包括配置芯片ＰＲＯＭ，时钟驱动器和ＦＰＧＡ芯片；其中，所述配置芯片ＰＲＯＭ的ＣＬＫ信号线和ＤＡＴＡ信号线分别各连接１块时钟驱动器，与ＣＬＫ信号线连接的时钟驱动器的输出端与ＦＰＧＡ芯片的时钟输入端相连接，与ＤＡＴＡ信号线连接的时钟驱动器的输出端与ＦＰＧＡ芯片的数据输入端相连接。
【技术特征摘要】
【专利技术属性】
技术研发人员：姚文浩，郑臣明，王晖，王英，柳胜杰，郝志彬，梁发清，邵宗有，刘新春，杨晓君，
申请(专利权)人：曙光信息产业股份有限公司，
类型：实用新型
国别省市：12
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。