时间测量电路（１０）测量第１信号（Ｓ１）和第２信号（Ｓ２）的边沿的时间差。采样电路（１２）以第２信号（Ｓ２）的边沿的定时读入第１信号（Ｓ１）的逻辑电平。采样电路（１２）变为亚稳状态时，输出信号（Ｓ３）以较长的时间标度进行过渡。过渡时间测量电路（１４）测量采样电路（１２）在亚稳状态下的输出信号（Ｓ３）的过渡时间（稳定时间）。
【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及一种时间测量技术。
技术介绍
公知有将第1信号(以下称为开始信号)和第2信号(停止信号)的过渡定时的 时间差转换为数字值的时间数字转换器(Time to Digital Converter,以下称为TDC)。作 为具有高时间分辨率的TDC，提出了使用游标(vernier)延迟电路的方式。图1是表示使用了游标延迟电路200的TDC300的结构的图。TDC300具有游标延 迟电路200和优先编码器100。游标延迟电路200接收开始信号ktart和停止信号ktop， 在与时间差相应的位置生成位(bit)发生变化的温度计代码TC。游标延迟电路200具有第 1延迟电路210、第2延迟电路220、温度计锁存器TLO TLN。第1延迟电路210具有多级连接的N个第1延迟元件D1，每一级都对开始信号 ktart施加第1预定量tl的延迟，输出被施加了不同延迟的(N+1)个延迟开始信号SAtl-SAn。同样地，第2延迟电路220具有多级连接的N个第2延迟元件D2，每一级都对停止信 号Sstop施加第2预定量的延迟，输出被施加了不同延迟的(N+1)个延迟停止信号 SBn ο第1预定量tl的延迟设定成比第2预定量t2长。每通过1级第1延迟电路210、 第2延迟电路220内的延迟元件，开始信号ktart和停止信号ktop的相对时间差变小Δ t =(tl_t2)。开始信号Sstart和停止信号ktop的初始的时间差为τ时，在通过了(τ/ At)级的延迟元件的阶段，2个信号的边沿的定时反转。第j级(j为满足0彡j彡N的整数)的温度计锁存器TLj以从第j级输出的延 迟开始信号SAj锁存从第j级输出的延迟停止信号SBj。在本说明书中，为了方便起见，将 第1级的前1个级称为第0级。也就是说，第0级的温度计锁存器TLO接收被延迟之前的 开始信号和被延迟之前的停止信号。其结果是，在停止信号ktop追上开始信号ktart之前，温度计锁存器TL的输出 为0，在追上之后首先变为1。这样一来，通过(N+1)个温度计锁存器TLO TLN锁存的数据 作为温度计代码TCW:N]输出。对于温度计代码的名称，以某位为界，值从1切换为0(或 从0切换为1)，这与温度计相似。需要说明的是，当停止信号ktop未追上开始信号ktart时，温度计代码TC的所 有位变为0，当停止信号ktop比开始信号Sstart先输入时，所有位变为1。现有技术文献专利文献专利文献1 美国专利第4，494，021号说明书专利文献2 国际公开第03/36796号小册子(pamphlet)
技术实现思路
在图1的TDC中，游标延迟电路200中的第1预定量tl和第2预定量t2的差量 At = (tl-t2)赋予分辨率。在要求分辨率为IOps时，需要将延迟元件D1、D2的延迟量以 高精度设计。当伴随工艺波动、或温度、电源电压，第1延迟元件D1、第2延迟元件的延迟量 产生偏差或变动时，会出现无法得到所期望的分辨率的问题。另外，采用图1的TDC300在Ins的范围内进行时间测量时，需要多级，即Ins/lOps =100级，会导致电路面积增大。或者，在图1的TDC300中，难以实现IOps以下的分辨率，为了应对下一代的高位 速率传输，期待提供能实现更高分辨率的TDC。本专利技术是鉴于这样的课题而完成的，其总的目的在于提供一种能够解决上述这些 问题中的至少一个的时间测量技术。本专利技术的一个方式中，涉及一种时间测量电路，测量第1信号和第2信号的边沿的 时间差。该时间测量电路具有采样电路，其以第2信号的边沿的定时读入第1信号的逻辑 电平；和过渡时间测量电路，其测量采样电路在亚稳状态下的输出信号的过渡时间。采样电路使用触发器(flip flop)或锁存电路而构成，利用这些电路元件，在第2 信号的边沿读入第1信号的逻辑电平时，存在阈值定时(threshold timing)的观念。也就 是说，在第2信号的边沿读入从低电平过渡到高电平的第1信号的逻辑电平时，在第2信号 的定时比阈值定时早的情况下，所读入的逻辑电平成为低电平，在第2信号的定时比阈值 定时晚的情况下，所读入的逻辑电平成为高电平。同样地，对于逻辑电平从高电平变为低电 平的第1信号，也存在阈值定时。第1信号和第2信号的相位差接近该阈值定时的情况下， 电路变为亚稳状态，输出信号以长时间标度缓慢地过渡。在该方式中，利用锁存电路或触发 器的亚稳状态，在时间上延伸第1信号和第2信号的时间差(相位差)并进行测量，从而能 够维持整体的分辨率，同时降低过渡时间测量电路所需的分辨率。从其他观点来看，能够提 高过渡时间测量电路的时间分辨率，进而提高整体的分辨率。过渡时间测量电路可以包括在数据端子接收采样电路的输出信号的多个锁存电 路。具有预定的时间间隔的基准边沿信号可以被分别输入多个锁存电路。过渡时间测量电路可以使第2信号延迟，生成基准边沿信号。采样电路的输出信 号以第2信号的边沿的定时为契机开始过渡。因此，通过以第2信号为基准生成基准边沿 信号，能够适当地测量自过渡开始的经过时间。过渡时间测量电路可以进一步包括设置于多个锁存电路的每一个电路上，并对第 2信号施加延迟的多个延迟元件。各延迟元件将经过延迟的第2信号作为基准边沿信号，提 供给对应的锁存电路的时钟端子。过渡时间测量电路还可以包括级联连接的多级延迟元件，各级分别对第2信号施 加延迟，并将从各延迟元件输出的经过延迟的第2信号作为基准边沿信号，提供给对应的 锁存电路的时钟端子。采样电路可以构成为可调整亚稳状态下的输出信号的过渡时间。采样电路可以包括设置在反馈其输出信号的路径上的缓存器，该缓存器的尺寸可变。采样电路可以包括设置在反馈器输出信号的路径上的缓存器，该缓存器的偏置状态可变。本专利技术的其他方式中涉及一种时间数字转换器，将开始信号和停止信号的过渡定 时的时间差转换为数字值。该时间数字转换器具有延迟电路，其包括级联连接的多级延迟 元件，各级分别对开始信号和停止信号施加不同的延迟，作为各级的延迟开始信号和延迟 停止信号而输出；以及上述任一个方式所述的时间测量电路，其被设置于延迟电路的各级 电路中，接收对应的级的延迟开始信号作为第1信号，并接收延迟停止信号作为第2信号， 测量第1信号和第2信号的边沿的时间差。根据该方式，能够采用延迟电路和时间测量电路的采样电路，以低精度测量开始 信号和停止信号的时间差，采用在亚稳状态下工作的时间测量电路，以高精度测量它们的 时间差。其他方式的时间数字转换器，其具有延迟电路，包括级联连接的多级延迟元件， 各级分别对上述开始信号施加延迟，作为各级的延迟开始信号而输出；和上述任一个方式 所述的时间测量电路，其被设置在延迟电路的各级电路中，接收对应的级的延迟开始信号 作为第1信号，并接收停止信号作为第2信号，测量第1信号和第2信号的边沿的时间差。其他方式的时间数字转换器，其具有延迟电路，包括级联连接的多级延迟元件， 各级分别对停止信号施加延迟，作为各级的延迟停止信号而输出；和上述任一个方式所述 的时间测量电路，其被设置在延迟电路的各级电路中，接收开始信号作为第1信号，接收对 应的级的延迟停止信号作为上述第2信号，测量第1信号和第2信号的边沿的时间差。本专利技术的其他方式为一种测试本文档来自技高网...
【技术保护点】
１．一种时间测量电路，测量第１信号和第２信号的边沿的时间差，其特征在于，包括：采样电路，其以所述第２信号的边沿的定时读入所述第１信号的逻辑电平；和过渡时间测量电路，其测量所述采样电路在亚稳状态下的输出信号的过渡时间。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：山本和弘，
申请(专利权)人：株式会社爱德万测试，
类型：发明
国别省市：JP
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。