本发明专利技术公开一种发光二极管的分段控制的驱动装置，该驱动装置适于驱动以阵列式排列的多个发光二极管。驱动装置在接收到用以分段的锁存致动信号时，将群组通道信号寄存于群组通道数据区，并将当时的计数值寄存于计数数据区，驱动装置在接收到用以分段更新的锁存致动信号时，则将亮度信号依前述群组通道数据区的指定通道更新于缓存电路，比较电路则依据被寄存的计数值、即时的计数值及被更新的亮度信号而输出驱动信号，以分段驱动发光二极管。
【技术实现步骤摘要】
本专利技术涉及一种发光二极管的驱动装置，特别是一种适用于驱动液晶显示器 (Liquid Crystal Display，IXD)的发光二极管背光源的可分时段更新控制的驱动装置。
技术介绍
由于发光二极管(Light Emitting Diode,LED)与一般发光源相比较，发光二极管具有寿命长、耗电量低、不易损坏等优点，使得发光二极管成为人类在研究开发与生活应用方面的重要对象。近年来，液晶显示器广为人类所应用。由于液晶分子不会自行发光，所以必须通过背光模块提供光线才可达到显示的功能。目前所普遍使用的背光模块的光源为冷阴极荧光灯(Cold Cathode Fluorescent Lamp，CCFL)，但冷阴极荧光灯存在反应速度不易改善等问题。因此，发光二极管成为液晶显示器的背光源必为未来的趋势。由于发光二极管属于点光源，要提供稳定光源给显示器，需采用阵列式排列的多个发光二极管。驱动装置会发送脉冲宽度调制(Pulse Width Modulation, PWM)信号以驱动发光二极管。一般而言，用以驱动以阵列排列的发光二极管时，驱动装置会以串联的方式连接。 以一个长宽各为10X3的发光二极管阵列、每个驱动器具有16个通道，而每一通道可驱动一个发光二极管为例，此时每一行(row)有10个发光二极管，共有三列(column)。但若欲将每一行的发光二极管在不同时间被驱动，则每一行的发光二极管(10个发光二极管)需要连接一驱动装置以进行控制，使得每一个驱动装置浪费6个可驱动发光二极管的通道， 且总共使用的驱动装置数量为三个。上述公知的做法存在需同时更新单一驱动装置中所有通道的数据问题。而且，当驱动装置所驱动的发光二极管数量小于驱动装置的通道数量时， 则浪费驱动装置未被使用的通道，造成制作成本的浪费。
技术实现思路
鉴于以上问题，本专利技术提出一种发光二极管的分段控制的驱动装置，以解决驱动装置的通道未完全被使用，进而造成利用发光二极管为背光源的液晶显示器在制造成本上存在有浪费的问题。本专利技术的发光二极管的分段控制的驱动装置，适用于驱动以阵列方式排列的多个发光二极管。分段控制的驱动装置接收一数据时钟脉冲信号、一锁存致动信号及一数据信号而产生一驱动信号。其中，分段控制的驱动装置包括串行寄存电路、辨识模块、计数器、控制电路、计数寄存电路、群组寄存模块、缓存电路以及比较电路。辨识模块接收该数据时钟脉冲信号与该锁存致动信号。当锁存致动信号的周期为数据时钟脉冲信号的周期的二倍时，辨识模块输出第一致能信号。当锁存致动信号的周期为数据时钟脉冲信号的周期的一倍时，辨识模块输出第二致能信号。串行寄存电路接收数据信号，并依据第一致能信号输出群组通道信号或依据第二致能信号输出亮度信号。计数器循回计数至预定值，并持续接收整体时钟脉冲信号而即时输出计数值。也就是说，计数值必定小于或等于预定值。控制电路接收群组通道信号而输出控制信号。计数寄存电路包括多个计数数据区，计数寄存电路可接收通道选择信号与控制信号，且可依据所接收的控制信号，使得这些计数数据区之一储存计数值，每个计数数据区具有至少一指定通道。群组寄存模块包括多个群组通道数据区，群组寄存模块可接收通道选择信号与控制信号，且可依据所接收的控制信号，使得这些群组通道数据区之一储存串行寄存电路所接收到的数据信号，且每个计数数据区分别与这些群组通道数据区之一对应，这些计数数据区与其对应的群组通道数据区具有相同的指定通道。缓存电路在接收到第二致能信号时，缓存亮度信号在指定通道，且缓存亮度信号的指定通道需由上述储存串行寄存电路所接收到的数据信号的群组通道数据区所控制。比较电路接收这些计数数据区所储存的计数值、计数器即时输出的计数值与指定通道所缓存亮度信号而输出驱动信号。驱动信号用以控制这些发光二极管的发光状态。其中，当计数器即时输出的计数值分别与这些计数数据区所储存的计数值的差值大于亮度信号时，驱动信号驱动这些发光二极管。依据本专利技术的分段控制的驱动装置，适用于以发光二极管为背光源的液晶显示器。通过计数寄存电路、控制信号以及群组通道信号，驱动装置仅需单一计数器即可使得驱动装置中的指定通道在不同时段进行数据的更新，进而解决公知技术中所存在的需同时更新单一驱动装置中所有通道的数据的问题。而且通过群组寄存模块可控制其具有的指定通道储存串行寄存电路所接收的数据信号为亮度信号，可确保指定通道才可更新亮度信号。 再者，通过上述驱动装置的结构可使得每一驱动装置的所有通道皆被使用，不会存在有通道闲置而造成浪费的问题。以上关于本专利技术的内容说明及以下的实施方式的说明用以示范与解释本专利技术的精神与原理，并且提供本专利技术的专利申请范围更进一步的解释。附图说明图1为依据本专利技术的分段控制的驱动装置的第一实施例应用于阵列式排列的发光二极管的电路连接示意图；图2为依据本专利技术的分段控制的驱动装置第一实施例电路方块示意图；图3为依据本专利技术的分段控制的驱动装置第一实施例的计数寄存电路与群组寄存模块的电路方块示意图；图4为依据本专利技术的分段控制的驱动装置第一实施例的比较模块电路方块示意图；图5为依据本专利技术的分段控制的驱动装置第一实施例的分段驱动的时序图；图6为依据本专利技术的分段控制的驱动装置的第二实施例的电路方块示意图；以及图7为依据本专利技术的分段控制的驱动装置第二实施例的分段驱动的时序图。其中，附图标记90、92 发光二极管96、97、98、99 开关100a、100b、200分段控制的驱动装置 102、202串行寄存电路103、203辨识模块104、204计数器106、206控制电路108、208计数寄存电路110、210群组寄存模块112、212缓存电路114,214比较电路120、220第一计数数据区122、222第二计数数据区2 第三计数数据区126,226比较模块130,230选择器131,231减法器132,232比较器134、234第一群组通道数据区136、236第二群组通道数据区238第三群组通道数据区GCLKl、GCLK2整体时钟脉冲信号DCLKl、DCLK2数据时钟脉冲信号LE1、LE2锁存致动信号SD1、SD2、SD3数据信号SDI、SDO数据信号DSU DS2驱动信号FE1、FE2第一致能信号SE1、SE2第二致能信号GCU GC2群组通道信号ISU IS2亮度信号CNTU CNT2计数值CSU CS2控制信号WmT5时序T6、T7、T8λ T9λ Τ10λ T11 时序 t0、t.1、tg、Λ t<、 5 ff^l"i^*七6、t 、tg、tg、t]_o、tn t]_2、tl3、 14Λ 15Λ 16Λ t17 时序具体实施例方式请参照图1，为依据本专利技术的分段控制的驱动装置的第一实施例应用于阵列式排列的发光二极管的电路连接示意图。发光二极管的分段控制的驱动装置IOOaUOOb适用于驱动以阵列式排列的多个发光二极管90。在本实施例中，分段控制的驱动装置IOOa与分段控制的驱动装置IOOb分别可驱动十六个通道，每个通道可以包含一个或多个发光二极管 90，在同一通道中的发光二极管90为同步动作，以本实施例为例，每一通道仅具有一个发光二极管90，但并不以此为限。从图中可以了解，因发光二极管阵列中仅具有30个发光二极管90，本文档来自技高网...
【技术保护点】
１．一种发光二极管的分段控制的驱动装置，适用于驱动以阵列式排列的多个发光二极管，其特征在于，该分段控制的驱动装置接收一数据时钟脉冲信号、一锁存致动信号及一数据信号而产生一驱动信号，该驱动信号用以控制这些发光二极管的发光状态，该分段控制的驱动装置包括：一辨识模块，接收该数据时钟脉冲信号与该锁存致动信号，以辨识该锁存致动信号而选择性地输出一第一致能信号或一第二致能信号；一串行寄存电路，接收该数据信号，并依据该第一致能信号或该第二致能信号选择性的输出一群组通道信号或一亮度信号；一计数器，循回计数至一预定值，并持续接收一整体时钟脉冲信号而即时输出一计数值；一控制电路，接收该群组通道信号而输出一控制信号；一计数寄存电路，包括多个计数数据区，该计数寄存电路在接收该第一致能信号与该控制信号时，在这些计数数据区之一储存该计数值，各这些计数数据区具有至少一指定通道；一群组寄存模块，包括多个群组通道数据区，该群组寄存模块在接收到该第一致能信号与该控制信号时，在这些群组通道数据区之一储存该群组通道信号，且这些计数数据区分别与这些群组通道数据区对应，每一对应的该计数数据区与该群组通道数据区具有相同的该指定通道；一缓存电路，在接收到该第二致能信号时，缓存该亮度信号于该指定通道；以及一比较电路，接收这些计数数据区的所储存的该计数值、该计数器即时输出的该计数值与该亮度信号而输出该驱动信号。...
【技术特征摘要】
【专利技术属性】
技术研发人员：李振戎，李宏斌，郑扬旗，
申请(专利权)人：聚积科技股份有限公司，
类型：发明
国别省市：71
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。