无隔绝的实体电路烧录系统及实体电路烧录器技术方案

本发明专利技术揭示一种无隔绝的实体电路烧录系统及实体电路烧录器，该烧录系统包含一实体电路烧录器及一应用板，该应用板经由一周边接口总线连接至该实体电路烧录器且具有一总线控制器及一存储器，其中该总线控制器经由一系统总线连接至该存储器，其中该实体电路烧录器包含一漏电流放电电路，连接至该总线控制器，用以将自该存储器或该实体电路烧录器流向该总线控制器的漏电流绕道，而流经其中。该实体电路烧录器也包含一输入电平移位器，用以自该存储器接收数据信号并且调整该实体电路烧录器的高阶输入电压，以便对来自存储器的任何微弱高阶输出电压进行解码，借此使得存储器的高阶输出电压大于实体电路烧录器的高阶输入电压。

【技术实现步骤摘要】

本专利技术涉及一种实体电路烧录器，更特别的是本专利技术涉及一种无隔绝的实体电路烧录系统。
技术介绍
存储器一般而言会用来存放提供给微处理器或微控制器来执行命令的固件程序码。当储存有固件程序码的存储器固定安装或焊接于特殊应用的电路板或电脑主机板时， 且需要进行更新时，使用者倾向于让存储器在不需要从其载体移除或解除焊接的情形下进行固件更新。实体电路烧录器(in-circuit programmer)可以直接在系统(或电路)中， 对存储器进行固件程序烧录的工作，因此被广泛地使用。图1显示公知实体电路烧录系统(in-circuit programming system)的系统方框图。如图1所示，实体电路烧录系统包含一实体电路烧录器(in-circuit programmer) 100， 具有一串行通信接口 160，如USB接口，以从一主机电脑(未显示)接收固件程序码。实体电路烧录系统100更包含一微控制器(microcontroller) 104，用以解析固件程序码、检查固件程序码的内容，将固件程序码转译成能够进行烧录的数据信号以便烧录到存储器 124中。欲烧录的数据信号会传送至具有较强驱动能力的输出缓冲器102中，使得当实体电路烧录器准许对存储器1 进行烧录时，输出缓冲器102能够输出数据信号至一周边接口总线130。实体电路烧录器100经由周边接口总线130连接至一应用板(application board) 120。应用板120可为一电脑主机板(computer mainboard)，并且周边接口总线130 根据所使用的存储器1 可为串行接口总线(SPI，Microwire等)或并行接口总线。应用板120上安装一个总线控制器(bus controller) 140以及存储器124。总线控制器140设定为经由一系统总线135存取存储器124，以便抓取应用程序码以及在应用程序码的有效生命周期内让所抓取的程序码得以执行。图2为当应用板120电源关闭时的实体电路烧录系统的系统方框图。需注意的是在整份说明书中，相似的元件以相同的元件编号来标示。如图2所示，一第一 RC滤波器组 202设置于实体电路烧录器100内部且经由节点A连接于输出缓冲器102及存储器124的一输入/输出接脚1241之间，以移除输出缓冲器所输出的信号的噪声以及保护实体电路烧录器100避免短路。此外，一第二 RC滤波器组204设置于系统总线135尚且连接于存储器 124的输入/输出接脚1241及总线控制器140的一输入/输出接脚1401之间，以便在应用板120运作时移除在系统总线135上传输的信号的噪声。当应用板120电源关闭时，系统总线135会为实体电路烧录器100所专用。在这种情形下，实体电路烧录器100必须提供应用电压Vccl给应用板120上的存储器IM来进行烧录。由实体电路烧录器100所提供的电源通常会通过使用二极管或金属氧化物半导体场效应晶体管(MOSFET)来将存储器IM 与应用板120的其他元件隔绝，其中二极管或金属氧化物半导体场效应晶体管位于存储器 124与应用板120的其他元件之间，使得实体电路烧录器100不会提供电源给应用板120的所有元件。需注意的是为了确保可靠的通信，实体电路烧录器100或存储器IM的高阶输出电压(信号)(Voh)必须永远大于实体电路烧录器100或存储器124的高阶输入电压(信号)(Vih)，其对于将信号接收装置切换至一高状态而言为必要的条件。信号传送装置的高阶输出信号(Voh)的电压电平在某些电流状况下，会根据缓冲器(例如输出缓冲器10 或存储器1 的缓冲器)的能力来驱动其输出至信号接收装置的电源供应电平。高阶输入信号(Vih)的电压电平会根据信号接收装置的电源供应电平与输入触发来决定(通常在CMOS 相容的装置中Vih = Vccl*0. 7V)。在存储器写入程序中，实体电路烧录器100的输出缓冲器10 设定为提供烧录至存储器124的数据信号，并且以数据信号的高阶输出电压的最低值来进行烧录，其中数据信号的高阶输出电压的最低值大于存储器1 所欲解码的高阶输出电压。实体电路烧录器100更包含一输入缓冲器102b，用以在存储器读取程序中自存储器124的输出接收数据信号。实体电路烧录器100的高阶输出信号(Voh)必须永远大于存储器124的高阶输入信号(Vih)，并且存储器124的高阶输出信号(Voh)必须永远大于实体电路烧录器100的高阶输入信号(Vih)。静电放电二极管(electrostatic discharge diode,ESD diode)D21与D22与D22设计于总线控制器140中来保护总线控制器的输入缓冲器与输出缓冲器避免受到静电电荷的损害。当实体电路烧录器100或存储器2M将在系统总线135上传送的信号驱动为高电平时，一个相当大的漏电流(leakage current) Il 会经由总线释放，使得高阶输出电压Voh下降。当应用板120电源关闭时且假设实体电路烧录器100供应给输出缓冲器10 以及给存储器124的应用电压Vccl为3. 3V，且存储器 124与总线控制器140之间的第二 RC滤波器组250的电阻值为33 Ω，存储器224的高阶输入电压Vih为VcclXO. 7 = 3. 3X0. 7 = 2. 31V,因此漏电流Il的最小值为(2. 3-0. 7)/33 =50mA，其中0.7V为静电放电二极管D21与D22的导通电压。在这种情形下，供应给内部的输出缓冲器10 以及给存储器124的应用电压Vccl越高，存储器124的高阶输入电压 Vih也会越高。因此，实体电路烧录器100的高阶输出电压Voh也必须提高，使得漏电流也随着上升。相同的，在存储器读取程序中，实体电路烧录器100的输入缓冲器102b也由电压Vccl所驱动且存储器的高阶输出电压的最低值需要大于高阶输入电压Vih 3. 3X0. 7 = 2.31V。由于存储器124的缓冲器(未显示)的驱动能力一般而言相当薄弱，且无法在大漏电流的情形下提供2. 31V的高阶输出电压，而使得实体电路烧录器100与存储器IM之间的通信经常中断(存储器124的高阶输出电压Voh小于实体电路烧录器100的高阶输入电压Vih)。同时，注入总线控制器140的漏电流Il会损害总线控制器140，造成设计上的不便与使用上的风险。 图3为当应用板120电源启动时的实体电路烧录系统的系统方框图。如图3所示， 当应用板120电源启动时，存储器IM会由应用板120来电源驱动。实体电路烧录器100会发出一复位(reset)信号Sr至总线控制器140以停止总线控制器的输入/输出接脚1401 与存储器1 之间的通信，并且将总线控制器140的输入/输出接脚固定于一个已知且稳定的状态下。在复位的状态下，总线控制器140的输入/输出接脚1401会根据控制器的设计被驱动为高阻抗(未驱动或浮接)或低阻抗(驱动为低或驱动为高)。若总线控制器140 的输入/输出接脚1401切换至高阻抗，那么实体电路烧录器100与存储器IM可以安全的通信而不会有任何的冲突的可能性。然而，总线控制器140的输入/输出接脚1401经常驱动为高阻抗以减少电源消耗噪声。因此，总线控制器140的输入/本文档来自技高网...

【技术保护点】
１．一种无隔绝的实体电路烧录系统，其包含：一实体电路烧录器；以及一应用板，经由一周边接口总线连接至该实体电路烧录器且具有一总线控制器及一存储器，其中该总线控制器经由一系统总线连接至该存储器；其中该实体电路烧录器包含一漏电流放电电路，连接至该总线控制器，用以将自该存储器或该实体电路烧录器流向该总线控制器的一漏电流绕道，而流经其中。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：曹忠勇，
申请(专利权)人：岱镨科技有限公司，
类型：发明
国别省市：71