一种C波段低相位噪声频率综合发生器制造技术

本发明专利技术公开了一种C波段低相位噪声宽频率捷变的频率综合发生器，包括100MHz恒温晶振、功分器、三倍频器、P波段锁相环、C波段取样锁相介质振荡器、混频器、滤波器、可编程逻辑器、数字频率直接合成器和分频器，合理利用了数字频率合成器(DDS)容易产生雷达发射波形、数字锁相环电路简单频率变化方便、取样锁相介质振荡器远端相位噪声标优异的特点，又互相弥补了各自不足之处。电路结构简单、相位噪声优秀，既能方便的改变雷达波形，又能快速的进行频率捷变。

【技术实现步骤摘要】

本专利技术涉及低相位噪声频率综合发生器，特别是一种C波段低相位噪声频率综合发生器。
技术介绍
频率综合发生器是雷达的核心部件，它产生雷达所需的各种频率成份，频率综合发生器的指标也是雷达的关键性指标。频率综合发生器的相位噪声直接影响到雷达的检测灵敏度；短期稳定度直接影响雷达的改善因子。由于雷达电子对抗功能需要频率可变，就要求频率综合发生器输出的发射信号在比较宽的带宽内工作，既要保证发射信号的低相位噪声，又要在一定范围内进行频率捷变，两者兼顾是一件非常困难的事情。
技术实现思路
本专利技术的目的在于，提供一种C波段低相位噪声宽频率捷变的频率综合发生器， 它既有良好的相位噪声特性，又可在比较宽的带宽内进行频率捷变。为了实现上述任务，本专利技术采取如下的技术解决方案一种C波段低相位噪声宽频率捷变的频率综合发生器，其特征在于，包括IOOMHz 恒温晶振、功分器、三倍频器、P波段锁相环、C波段取样锁相介质振荡器、混频器、滤波器、 可编程逻辑器、数字频率直接合成器和分频器；IOOMHz恒温晶振用于提供基准时钟，经过功分器分为5路IOOMHz信号，一路直接输出IOOMHz相参信号供雷达其它部分使用，一路给可编程逻辑器件提供时钟，一路送入三倍频器，另外两路分别为P波段锁相环和C波段取样锁相介质振荡器提供参考时钟；可编程逻辑器起到时序控制及P波段锁相环和数字频率合成器的寄存器配置地址，控制频率变化的作用；IOOMHz信号经过三倍频器输出300MHz信号，再经过功分器分为三路信号，分别为信号f2、信号f2’和300MHz信号f2” ；信号f2’为数字频率直接合成器提供时钟，数字频率直接合成器输出雷达的基本波形信号Π，基本波形信号Π与信号f2经混频、滤波后，接着与P波段锁相环产生的频率信号f3经混频、滤波后再与C波段取样锁相介质振荡器产生的频率信号f4混频，经滤波器后通过功分器得到发射信号f和f ’，即发射信号f = fl+f2+f3+f4 ；300MHz信号f2”经过分频器产生频率f5，频率f5经滤波器后，在混频器中与发射信号f，混频，得到本振信号fL0，即fL0 = f，+f5。本专利技术的C波段低相位噪声宽频率捷变的频率综合发生器的特点是即合理利用了数字频率合成器(DDQ容易产生雷达发射波形、数字锁相环电路简单频率变化方便、取样锁相介质振荡器远端相位噪声标优异的特点，又互相弥补了各自不足之处。电路结构简单、相位噪声优秀，既能方便的改变雷达波形，又能快速的进行频率捷变。附图说明图1为C波段低相位噪声频率综合发生器原理框图；图2为数字锁相环的原理框图。图3是C波段低相位噪声宽频率捷变的频率综合发生器的原理框图。以下结合附图和实施例对本专利技术作进一步的详细说明。具体实施例方式参见图3，本实施例给出一种C波段低相位噪声宽频率捷变的频率综合发生器的实现例子，包括IOOMHz恒温晶振、功分器、三倍频器、P波段锁相环、C波段取样锁相介质振荡器、混频器、滤波器、可编程逻辑器件、数字频率合成器(DDQ、分频器等组成。IOOMHz恒温晶振用于提供基准时钟信号，经过功分器分为五路IOOMHz信号，第一路直接输出IOOMHz相参基准信号供雷达其它部分使用，第二路给可编程逻辑器提供时钟， 第三路送入三倍频器，第四路和第五路分别提供P波段锁相环和C波段取样锁相介质振荡器作为参考时钟；可编程逻辑器件用于输出时序控制信号，以及对P波段锁相环和数字频率合成器中的寄存器进行地址配置，控制频率变化；发射信号f产生过程如下IOOMHz信号经过三倍频器输出300MHz信号，再经过功分器分为三路信号，分别为 f2、f2’和f2”;其中，f2’为数字频率合成器(DDQ提供时钟。数字频率合成器(DDQ输出雷达发射信号的基本波形f 1，f 1与f2经混频滤波进行上变频，接着与P波段锁相环产生的信号f3经混频滤波上变频，再与C波段取样锁相介质振荡器产生的信号f4经混频滤波上变频，最后通过功分器得到发射信号f和f，。f = fl+f2+f3+f4。本振信号产生过程如下300MHz信号f2”经过分频器滤波器产生信号f5，f5与发射信号f’上混频得到本振信号 fL0，即 fL0 = f ‘ +f5o频率综合发生器所有时钟信号都来至IOOMHz恒温晶振，输出的信号均相参。数字频率合成器(DDQ输出的雷达基本波形频率fl控制在f2X20%内，有效的降低了杂散信号，保证了良好的相位噪声。P波段锁相环频率范围控制在100MHZX8 11倍之间，即保证了相位噪声满足系统指标要求，又可通过可编程逻辑器件控制锁相环，使频率快速变化。本专利技术的C波段低相位噪声宽频率捷变的频率综合发生器的基本原理请参考图 1，是利用数字直接频率合成(DDS)产生需要的雷达波形基波频率，与300MHz时钟信号f2 上变频，接着与频率可捷变的P波段数字锁相环产生的频率f3上混频，最后与C波段的取样锁相介质振荡器产生的频率f4上混频，最终得到雷达发射需要的频率f。传统的倍频链方式产生的微波信号，优点是近端相位噪声比较优良；缺点是远端的相位噪声指标很难达到系统指标的要求，如果要进行频率捷变必须使用开关滤波器组， 电路复杂、结构体积庞大。用数字锁相环直接产生微波信号，优点是电路简单；缺点是随着频率的升高相位噪声恶化严重。锁相环框图请参考图2。由于锁相环基于数字电路，相位检波器的噪声指标比较差，根据倍频次数N与相位噪声恶化存在关系式201og N，随着N的变大，输出信号频率增高，相位噪声恶化越严重；如果控制好N的次数，可以保证输出信号的相位噪声指标在可接受的范围内。取样锁相介质振荡器优点是输出频率有良好的相位噪声特性，特别是远端相位噪声指标优异；缺点是不能进行频率变化，只能输出单一频率。数字直接频率合成①此)可以方便的设计雷达波形，相位噪声指标优秀，但不能产生比较高的频率。权利要求1. 一种C波段低相位噪声宽频率捷变的频率综合发生器，其特征在于，包括有IOOMHz 恒温晶振、功分器、三倍频器、P波段锁相环、C波段取样锁相介质振荡器、混频器、滤波器、 可编程逻辑器、数字频率直接合成器和分频器；IOOMHz恒温晶振用于提供基准时钟，经过功分器分为5路IOOMHz信号，一路直接输出 IOOMHz相参信号供雷达其它部分使用，一路给可编程逻辑器件提供时钟，一路送入三倍频器，另外两路分别为P波段锁相环和C波段取样锁相介质振荡器提供参考时钟；可编程逻辑器用于时序控制及P波段锁相环和数字频率合成器的寄存器配置地址，控制频率变化；IOOMHz信号经过三倍频器输出300MHz信号，再经过功分器分为三路信号，分别为信号 f2、信号 f2，和 300MHz 信号 f2” ；信号f2’为数字频率直接合成器提供时钟，数字频率合成器输出雷达的基本波形信号 fl，基本波形信号Π与信号f2经混频、滤波后，接着与P波段锁相环产生的信号f3经混频、 滤波后再与C波段取样锁相介质振荡器产生的信号f4混频，经滤波器后通过功分器得到发射信号f和f，，即发射信号f = fl+f2+f3+f4 ；300MHz信号f2”经过分频器产生信号f5，f5经滤波器后，在混频器中与发射信号f’混频，得到本振信号&，即= f' +f5。全文摘要本专利技术公开了一种C波段低相位噪声宽频率本文档来自技高网...

【技术保护点】
１．一种Ｃ波段低相位噪声宽频率捷变的频率综合发生器，其特征在于，包括有１００ＭＨｚ恒温晶振、功分器、三倍频器、Ｐ波段锁相环、Ｃ波段取样锁相介质振荡器、混频器、滤波器、可编程逻辑器、数字频率直接合成器和分频器；１００ＭＨｚ恒温晶振用于提供基准时钟，经过功分器分为５路１００ＭＨｚ信号，一路直接输出１００ＭＨｚ相参信号供雷达其它部分使用，一路给可编程逻辑器件提供时钟，一路送入三倍频器，另外两路分别为Ｐ波段锁相环和Ｃ波段取样锁相介质振荡器提供参考时钟；可编程逻辑器用于时序控制及Ｐ波段锁相环和数字频率合成器的寄存器配置地址，控制频率变化；１００ＭＨｚ信号经过三倍频器输出３００ＭＨｚ信号，再经过功分器分为三路信号，分别为信号ｆ２、信号ｆ２’和３００ＭＨｚ信号ｆ２”；信号ｆ２’为数字频率直接合成器提供时钟，数字频率合成器输出雷达的基本波形信号ｆ１，基本波形信号ｆ１与信号ｆ２经混频、滤波后，接着与Ｐ波段锁相环产生的信号ｆ３经混频、滤波后再与Ｃ波段取样锁相介质振荡器产生的信号ｆ４混频，经滤波器后通过功分器得到发射信号ｆ和ｆ’，即发射信号ｆ＝ｆ１＋ｆ２＋ｆ３＋ｆ４；３００ＭＨｚ信号ｆ２”经过分频器产生信号ｆ５，ｆ５经滤波器后，在混频器中与发射信号ｆ’混频，得到本振信号ｆＬＯ，即ｆＬＯ＝ｆ’＋ｆ５。...

【技术特征摘要】

【专利技术属性】
技术研发人员：高阳，
申请(专利权)人：西安天伟电子系统工程有限公司，
类型：发明
国别省市：87