存储装置、基板、液体容器、从主机电路接受应向数据存储部写入的数据的方法制造方法及图纸

本发明专利技术提供存储装置、基板、液体容器、从主机电路接受应向数据存储部写入的数据的方法。在存储装置中提高与主机电路的通信的可靠性。与主机电路电连接的存储装置包括非易失性的数据存储部、数据接收部、判定部、数据发送部。数据接收部从主机电路接收应写入存储器阵列的第一数据和基于第一数据而生成的第二数据。判定部判定第一数据与第二数据的匹配性。数据发送部向主机电路发送判定的结果。在通过判定部得到了肯定的判定结果的情况下，数据发送部(1)在数据向数据存储部的写入完成时，向主机电路发送肯定的判定结果，(2)在数据向数据存储部的写入未完成时，不向主机电路发送肯定的判定结果。

【技术实现步骤摘要】

本专利技术涉及存储装置、包括存储装置的电路基板、液体容器、从主机电路接受应向数据存储部写入的数据的方法、包括能够与主机电路电连接的存储装置的系统。
技术介绍
在作为液体喷射装置的一例的喷墨式的印刷装置中通常安装有能够卸下的作为液体容器的墨水容器。墨水容器有设置存储装置的墨水容器。在存储装置中例如存储有墨水容器内的墨水的余量或墨水的颜色等各种信息(专利文献1、2)。设置于印刷装置中的控制装置进行与墨水容器的存储装置之间的通信。专利文献1日本专利文献特开2002-370383号公报；专利文献2日本专利文献特开2004-299405号公报；专利文献3日本专利文献特开2001-146030号公报；专利文献4日本专利文献特开平6-226989号公报；专利文献5日本专利文献特开2003-112431号公报。然而，在现有技术中，关于印刷装置中设有的控制装置与墨水容器的存储装置之间的通信的可靠性，基本未作考虑。例如，由于印刷装置与墨水容器的电连接部分的接触不良等，而有可能会发生印刷装置中设有的控制装置与墨水容器的存储装置之间的通信不良。在通信不良的状态下使印刷控制装置持续动作时，有可能会产生存储装置的存储内容发生错误等不良情况。此种问题不局限于墨水容器中设有的存储装置，成为与主机电路电连接的存储装置共同的问题。
技术实现思路
本专利技术为了解决上述问题而作出，其目的在于在与主机电路电连接的存储装置中提高与主机电路的通信的可靠性。本专利技术为了解决上述问题的至少一部分而能够作为以下的方式或适用例实现。一种存储装置，能够与主机电路电连接，并包括非易失性的数据存储部；数据接收部，所述数据接收部从所述主机电路接收数据，所述数据包括应写入所述数据存储部的第一数据和基于所述第一数据而生成的第二数据；判定部，所述判定部对通过所述数据接收部接收到的数据的匹配性进行判定；以及数据发送部，所述数据发送部向所述主机电路发送所述判定的结果，所述判定部判定所述第一数据和所述第二数据是否相互匹配，在通过所述判定部得到了肯定的判定结果的情况下，所述数据发送部(1)当数据向所述数据存储部的写入完成时，向所述主机电路发送所述肯定的判定结果，(2)当数据向所述数据存储部的写入未完成时，不向所述主机电路发送所述肯定的判定结果。根据适用例1所记载的存储装置，由于判定第一数据与第二数据的匹配性并将判定结果向主机电路发送，因此主机电路能够在确认是否存在通信错误的同时与存储装置进行通信。其结果是，能够提高主机电路与存储装置间的通信的可靠性。由于在数据向数据存储部的写入完成时将所述肯定的判定结果向所述主机电路发送，因此能够可靠地进行数据向数据存储部的发送和写入。如适用例1所记载的存储装置，其中，所述第二数据是所述第一数据的反转数据，在从所述主机电路向所述存储装置的写入处理时，所述数据接收部从所述主机电路依次接收用于从多个存储装置中指定一个存储装置的识别数据、反转识别数据、写入命令数据、反转写入命令数据、预定大小的第一数据及第二数据的第一组之后，一组一组地反复接收所述预定大小的第一数据及第二数据的第二组及其以后的组，所述数据发送部(i)在从所述识别数据的接收开始之后到所述第一数据及所述第二数据的第一组的接收完成之前，不向所述主机电路发送所述判定部判定的结果，而在所述预定大小的第一数据及第二数据的第一组的接收完成之后，向所述主机电路发送所述判定部判定的结果，并且，(ii)关于所述预定大小的第一数据及第二数据的第二组及其以后的组，每当各组的接收完成时，向所述主机电路发送所述判定部判定的结果。根据该结构，存储装置每当接收预定大小的第一数据及第二数据的一组时将其匹配性的判定结果向主机电路发送，因此能够提高主机电路与存储装置之间的通信的可靠性。而且，在写入处理的初期，由于在识别数据的接收开始到第一数据及第二数据的第一组的接收完成之前不向主机电路发送判定结果，因此能够减少将判定结果从存储装置向主机电路发送的次数，从而能够有效地执行写入处理的整体。如适用例2所记载的存储装置，其中，所述第一数据和所述第二数据分别包括奇偶校验比特，所述判定部仅在所述第一数据和所述第二数据相互处于反转关系且所述第一数据和所述第二数据没有奇偶校验错误时生成肯定的判定结果。根据该结构，能够进一步提高主机电路与存储装置之间的通信的可靠性。如适用例1所记载的存储装置，其中，所述第一数据的数据量与所述第二数据的数据量相同。如此，由于第一数据和第二数据具有相同的数据量，因此主机电路能够判定更严密的匹配性。如适用例4所记载的存储装置，其中，包括读/写控制部，所述读/写控制部在所述判定结果为肯定时，向所述数据存储部写入所述第一数据，在所述判定结果为否定时，不向所述数据存储部写入所述第一数据。如此，当存在通信错误时，不向数据存储部写入第一数据，因此能够抑制数据存储部的错误的更新。如适用例4或适用例5所记载的存储装置，其中，所述第一数据及所述第二数据是η比特的信号，η为1以上的整数，所述第二数据是将所述第一数据的各比特的值反转而得的反转数据。如此，从主机电路发送的第二数据是第一数据的反转数据。因此，在由于通信错误，例如存储装置接收到的信号是第一数据和第二数据全部为同值的信号时，能够可靠地检测通信错误。如适用例6所记载的存储装置，其中，所述数据接收部与从所述主机电路提供的时钟信号同步地串行接收所述第一数据及所述第二数据，所述数据发送部在用于接收所述第一数据及所述第二数据中的最后的数据的时钟信号脉冲的下一个时钟信号脉冲的期间，向所述主机电路发送所述判定的结果。如此，主机电路在刚发送了第一数据和第二数据之后，就能够识别判定的结果。因此，主机电路在判定的结果为否定时，能够迅速地进行数据的再送等应对。如适用例6所记载的存储装置，如此，所述判定部在所述第一数据的第m个值与所述第二数据的第m个值的逻辑异或对于全部的η 比特都为真时，使所述判定结果为肯定，m为1以上且η以下的整数，在所述逻辑异或对于η比特的任一比特为假时，使所述判定结果为否定。如此，通过运算逻辑异或，能够容易判定是否存在通信错误。如适用例6所记载的存储装置，其中，所述η为偶数，所述数据接收部与时钟信号同步地依次接收所述第一数据中的上位η/2比特、所述第二数据中的上位η/2比特、所述第一数据中的下位η/2比特、第二数据中的下位η/2比特，所述数据发送部在接收到第二数据中的下位η/2比特的最下位比特的时钟信号脉冲的下一个时钟信号脉冲的期间，发送所述判定结果。如此，每当接收2η比特的数据时，发送判定结果。因此，能够以2η比特为单位在确认是否存在通信错误的同时进行通信，从而进一步提高通信的可靠性。如适用例4至适用例9中任一适用例所记载的存储装置，其中，所述主机电路和所述存储装置经由与所述主机电路电连接的电路侧端子和与所述存储装置电连接的存储装置侧端子而电连接。如此，能够检测由于存储装置侧端子与电路侧端子的接触不良引起的通信错误的发生，能够提高主机电路与存储装置的通信的可靠性。本专利技术能够以各种方式实现，例如，能够以如下的方式实现，这些方式为能够与液体喷射装置连接的基板；能够安装于液体喷射装置的液体容器；从主机电路接受应写入数据存储部的数据的方法；包括主机电路和能够与主机电路连接或本文档来自技高网...

【技术保护点】
１．一种存储装置，能够与主机电路电连接，并包括：非易失性的数据存储部；数据接收部，所述数据接收部从所述主机电路接收数据，所述数据包括应写入所述数据存储部的第一数据和基于所述第一数据而生成的第二数据；判定部，所述判定部对通过所述数据接收部接收到的数据的匹配性进行判定；以及数据发送部，所述数据发送部向所述主机电路发送所述判定的结果，所述判定部判定所述第一数据和所述第二数据是否相互匹配，在通过所述判定部得到了肯定的判定结果的情况下，所述数据发送部（１）当数据向所述数据存储部的写入完成时，向所述主机电路发送所述肯定的判定结果，（２）当数据向所述数据存储部的写入未完成时，不向所述主机电路发送所述肯定的判定结果。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：朝内昇，
申请(专利权)人：精工爱普生株式会社，
类型：发明
国别省市：JP