装置和图像传感器制造方法及图纸

本发明专利技术是装置和图像传感器。本发明专利技术涉及一种光掩模以及利用该掩模来制造图像传感器的方法，图像传感器的制造方法包括在逻辑电路区域和像素区域中的在衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中在逻辑电路区域到像素区域的方向上光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中逐渐减小；和在光刻胶图案和绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻工艺。

【技术实现步骤摘要】

本专利技术涉及一种图像传感器和制造该图像传感器的方法，且具体涉及一种通过使用互补金属氧化物半导体(CM0Q技术制造的图像传感器(在下文中称作CMOS图像传感器)和用于制造该图像传感器的方法。
技术介绍
CMOS图像传感器包括两个区域，其中一个为具有光电二极管的像素区域，另一个为具有用于处理像素信号的电路的逻辑电路区域。以下将描述该像素区域的衬底结构。在衬底上形成光电二极管，在光电二极管上形成多个绝缘层以便使其间的各层绝缘且使器件钝化。此外，用于吸收色彩的滤色器和用于收集光的微透镜形成在所述多个绝缘层上。通常，当入射在像素区域中的光电二极管上的光的量增加时，图像传感器的感光性被改善。因此，为了改善感光性的特征，光电二极管的面积应该大，或应调整焦距以便将最大量的光聚焦在该光电二极管上。此外，应减小从光电二极管到微透镜的距离以便减小入射在光电二极管上的光的损失。然而，因为光电二极管的面积随像素数目的增加而减小并且金属互连层由多层形成，所以光电二极管上的绝缘层的厚度增加。因此，已使用选择性地蚀刻像素区域中的绝缘层的方法，以便减小从光电二极管到微透镜的距离。即，已使用打开像素区域并覆盖逻辑电路区域的掩模图案来仅仅蚀刻像素区域中的绝缘层。通过减少光电二极管上的不必要的绝缘层而减小从微透镜到光电二极管的距离白勺方法公开在题为"Image sensor having improved sensitivity and method for making same”的美国专利申请公开2006/0183265中。然而，当根据现有技术通过使用选择性蚀刻工艺来选择性蚀刻绝缘层时，在蚀刻工艺之后，在蚀刻界面区域中形成具有约70度的大角度的斜坡，其中术语“蚀刻界面区域” 表示像素区域与逻辑电路区域之间的界面区域。图1说明展示像素区域与逻辑电路区域之间的界面区域中蚀刻的绝缘层的斜坡的横截面图。光刻胶图案(PR) 120打开像素区域而覆盖逻辑电路区域。像素区域中的绝缘层110蚀刻至给定深度。此时，虽然在该界面区域中实施斜坡蚀刻工艺，但界面区域中的斜坡的角度变为约70度。就此而言，当斜坡的角度与上文所提情况的斜坡的角度一样大时，形成的后续滤色层具有不良的均勻性。此外，当在滤色处理中在施加用于过滤的光刻胶之后实施曝光和显影工艺时，在曝光工艺期间由于陡峭斜坡区域而常常显著地发生漫反射，这也不利地影响光刻工艺。在此期间，可通过使用在蚀刻绝缘层期间产生大量聚合物的干蚀刻条件下实施斜坡蚀刻工艺以减小斜坡的角度。然而，难以获得足以实现后续工艺的平滑进行所需的减小的角度，且所产生的大量聚合物变成不易在后续清洗处理中移除的粒子，从而使得器件特性和工艺良品率可能劣化。
技术实现思路
本专利技术的实施方案涉及提供用于制造图像传感器的方法，该方法可改善随后工艺的裕度(margin)，当蚀刻光电二极管上的绝缘层时使像素区域与逻辑电路区域之间的界面区域中的斜坡的角度最小化。根据本专利技术的另一方面，提供用于光刻工艺以实现上述方面的光掩模。根据本专利技术的第一方面，提供一种制造图像传感器的方法。该方法包括在逻辑电路区域和像素区域中的衬底上形成绝缘层；在绝缘层上形成光刻胶；图案化该光刻胶以形成其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层的光刻胶图案，其中光刻胶图案的厚度在像素区域与逻辑电路区域之间的界面区域中在从逻辑电路区域到像素区域的方向上逐渐减小；和在光刻胶图案的蚀刻速率与绝缘层的蚀刻速率基本相同的条件下在绝缘层和光刻胶图案上实施回蚀刻工艺。根据本专利技术的第二方面，提供一种用于光刻工艺以选择性地蚀刻图像传感器的像素区域中的绝缘层的光掩模。该光掩模包括第一区域，在该第一区域中，形成在衬底上的光刻胶被移除，其中第一区域对应于像素区域；第三区域，在该第三区域中，形成在该衬底上的光刻胶保留而未被蚀刻，其中第三区域对应于逻辑电路区域；和具有图案的第二区域， 通过该图案，在从第一区域到第三区域的方向上逐渐减小传输至衬底上的光的量，其中第二区域对应于像素区域与该逻辑电路区域之间的界面区域。根据本专利技术的第三方面，提供一种制造图像传感器的方法。该方法包括在逻辑电路区域和像素区域中的衬底上形成绝缘层；在绝缘层上形成光刻胶；制备具有图案的光掩模，通过该图案，在从逻辑电路区域到该像素区域的方向上逐渐减小传输至衬底上的光的量，其中光掩模的图案对应于在像素区域与逻辑电路区域之间的界面区域；通过使用该光掩模来图案化光刻胶以形成光刻胶图案，其中暴露像素区域中的绝缘层而不暴露逻辑电路区域中的绝缘层，其中光刻胶图案的厚度在界面区域中在从逻辑电路区域到像素区域的方向上逐渐减小；和在暴露的绝缘层上实施回蚀刻工艺。附图说明图1说明展示像素区域与逻辑电路区域之间的界面区域中蚀刻的绝缘层的斜坡的横截面图。图2A至图2C说明展示根据本专利技术实施方案的用于制造图像传感器的方法过程的显微图。图3说明根据本专利技术实施方案的光掩模的平面图。图4A和图4B说明展示根据本专利技术其它实施方案的光掩模的形状的平面图。 具体实施例方式图2A至图2C说明展示根据本专利技术实施方案的用于制造图像传感器的方法过程的显微图。显微图展示通过本专利技术的方法制造的样品。通过使用制造具有0. 11 μ m级线宽的互补金属氧化物半导体(CMOS)图像传感器的工艺来制造样品。参考图2A至图2C，像素区域与逻辑电路区域之间的界面区域被放大，可发现该界面区域中的斜坡与图1中所说明的现有技术中的斜坡相比更平缓。参考图2A，用于i-Line的正性光刻胶形成在绝缘层210上以具有约27,000 A的厚度，接着，通过使用本专利技术中所提出的光掩模在正性光刻胶上实施曝光工艺和显影工艺。 因为在图3中说明本专利技术中所提出的光掩模的平面图，所以将在稍后详细地描述光掩模的形状。绝缘层210包括用于器件结构的层间绝缘的氧化物层。在NA为约0. 55且σ为约0. 60的照明条件下，且在约3，350J/m2的能量(在 i-Line步进机中焦距设定为0 μ m)下实施曝光工艺，其中NA和σ为分别与亮度和图像对比度有关的参数。上文所提及的“焦距设定为0”意味着不需要调整衬底在i-Line步进机中的高低以便聚焦在光刻胶上。光刻胶的厚度和曝光工艺的条件可根据器件的类型、曝光装置的类型等等来改变。更优选的是，在NA为约0. 4至约0. 7且σ为约0. 4至约0. 8的照明条件下，且在约 2，000J/m2至约5，000J/m2的能量下实施曝光工艺。在此条件下，可将焦距设定为0 μ m，或可将焦距设定为-1 μ m至1 μ m的范围。虽然将焦距设定至-1 μ m至1 μ m的范围，但结果可能不改变。参考图2A，当通过使用本专利技术中所提出的光掩模来实施曝光工艺和显影工艺时， 像素区域A上的光刻胶被移除，而逻辑电路区域C上的光刻胶保留，从而形成图案化的光刻胶220。此外，可发现像素区域A与逻辑电路区域C之间的界面区域B上的图案化的光刻胶 220的厚度在从像素区域A到逻辑电路区域C的方向上逐渐增加。界面区域B上的图案化光刻胶220的斜坡的角度为约0. 5度，更优选的是，界面区域B上的图案化光刻胶220的斜坡的角度在约0.4度至约15度的范围内。参考图2B，在图案化的光刻胶220的蚀刻速率与绝缘层210的本文档来自技高网...

【技术保护点】
１．一种装置，包括：图像传感器衬底，包括像素区域、逻辑电路区域以及所述像素区域与所述逻辑电路区域之间的界面区域；以及光掩模，其用于光刻工艺以选择性地蚀刻图像传感器的像素区域和界面区域上的绝缘层，所述光掩模包括：第一区域，在所述第一区域中，形成在所述衬底的像素区域上的光刻胶被移除；第三区域，在所述第三区域中，形成在所述衬底的逻辑电路区域上的光刻胶保留而未被蚀刻；和具有图案的第二区域，通过所述图案，在从所述第一区域到所述第三区域的方向上逐渐减小传输至所述衬底的界面区域上的光的量。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：南现熙，朴正烈，
申请(专利权)人：智慧投资II有限责任公司，
类型：发明
国别省市：US