USB快取记录器制造技术

本实用新型专利技术涉及一种符合ARINC717标准接口要求的USB快取记录器。本实用新型专利技术USB快取记录器包括FPGA芯片、429发送接口驱动电路、哈佛码接口驱动电路、PROM、JTAG调试接口、中央处理器、时钟和复位电路、外部存储器、USB主控器、USB接口，其中，所述429发送接口驱动电路、哈佛码接口驱动电路和PROM均连接在FPGA上，JTAG调试接口与PROM和FPGA连接，而FPGA与中央处理器连接，所述时钟和复位电路分别连接在中央处理器、FPGA和USB主控制器上。本实用新型专利技术采用USB接口和U盘存储技术，提高了接口速度，增强了使用便捷性，同时满足民航电子机载设备采用双相哈佛码通讯的要求。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术属于电子技术类，涉及一种符合ARINC717标准接口要求的USB快取记录器。
技术介绍
QAR(快速存取记录器，Quick Access Recorder)是飞行数据记录器中的一种。它 是进行飞行品质监控、发动机性能监控、辅助飞机维修排故等工作的重要基础工具。我国目 前自主研发的快取记录器大多以Flash卡为存储介质，飞行数据以数据流方式存储，用户 需要通过专用的数据卡卸载器从快取记录器下载飞行数据。双相哈佛码总线是一种民用航空电子系统中常用的数据总线，民航电子机载设备 应该具备符合ARINC717标准的哈佛码接口，现有技术的快取记录器不具备哈佛码接口。因此开发一种符合ARINC717标准接口，采用U盘存储的使用方便的快取记录器很有必要。
技术实现思路
本技术的目的是本技术提供了一种符合ARINC717标准接口，用U盘存 储的USB快取记录器。本技术的技术方案是一种USB快取记录器，其包括FPGA芯片、429发送接口 驱动电路、哈佛码接口驱动电路、PROM、JTAG调试接口、中央处理器、时钟和复位电路、外部 存储器、USB主控器、USB接口，其中，所述4 发送接口驱动电路、哈佛码接口驱动电路和 PROM均连接在FPGA上，JTAG调试接口与I3ROM和FPGA连接，而FPGA与中央处理器连接，所 述时钟和复位电路分别连接在中央处理器、FPGA和USB主控制器上，所述JTAG调试接口、 外部存储器和USB主控器分别连接在中央处理器上，USB接口连接在USB主控器上。所述中央处理器为ARM7微处理器芯片。所述外部存储器为一片高速的16bitsX256K的SRAM。所述哈佛码接口驱动电路选用一块MAX488MJA收发器作为哈佛码接收驱动。所述FPGA 选用 XILINX 的 Virtex4 系列芯片 XC4VLX25-10SFG363I。所述USB主控制器芯片选用Philips的ISPl 160。本技术的技术效果本技术USB快取记录器采用USB接口和U盘存储技 术，提高了接口速度，增强了产品的使用便捷性，同时也符合了技术发展的需要，增强了产 品商用化。同时本技术具备双相哈佛码接口，满足民航电子机载设备采用双相哈佛码 通讯的要求。附图说明图1是本技术USB快取记录器一较佳实施方式的电路图。具体实施方式下面通过具体实施方式对本技术作进一步的详细说明请参阅图1，其是本技术USB快取记录器一较佳实施方式的电路图。本实用新 型USB快取记录器包括FPGA芯片、似9发送接口驱动电路、哈佛码接口驱动电路、PROM、JTAG 调试接口、中央处理器、时钟和复位电路、JTAG接口、外部存储器、USB主控器、USB接口。其 中，所述4 发送接口驱动电路、哈佛码接口驱动电路、可编程只读存储器PROM和JTAG调 试接口均连接在FPGA上，而FPGA与中央处理器连接。所述时钟和复位电路分别连接在中 央处理器和FPGA上。所述JTAG接口、外部存储器和USB主控器分别连接在中央处理器上， 同时USB主控器连接有USB2. 0接口。本实施方式中，所述中央处理器为ARM7微处理器芯片LPC2212。外部存储器为一 片高速的16bitsX256K的SRAM，芯片选用IS61LV25616AL。所述哈佛码接口驱动电路选用 一块MAX488MJA收发器作为哈佛码接收驱动，将哈佛码电平转换为CMOS电平。所述FPGA 选用XILINX的Virtex4系列芯片)(C4VLX25-10Sre363I，FPGA通过将接收到的哈佛码信号 进行解析后，将数据暂存入其内部的双口 RAM中，供ARM7微处理器读取。所述可编程只读 存储器PROM选用XILINX的XCF08PV0G48C，用作对FPGA配置程序的存储和配置下载。所述 时钟电路是用来为中央处理器、FPGA、USB主控制器提供运行时钟，复位电路是看门狗电路， 当中央处理器程序跑飞时产生复位信号。所述JATG调试接口 1电路用做PFPGA的在线调 试和程序加载，JATG调试接口 2电路用做中央处理器的在线调试和程序加载。所述USB主 控制器芯片选用Philips的ISPl 160，提供USB下行端口接U盘设备。本技术USB快取记录器的工作流程是快取记录器从双相哈佛码总线接收数 据，数据流通过MAX488收发器将哈佛码电平转换为CMOS电平送入FPGA，FPGA将接收的数 据进行处理，暂存入其内部的双口 RAM中，ARM7控制USB主控器在U盘上创建FAT32格式文 件，并从双口 RAM读取数据，将数据写入文件保存在U盘上。快取记录器具有上电自检测和 周期自检测功能，出现故障时ARM7将故障代码发送给FPGA，FPGA将代码转换为ARINC 429 标准的格式字，通过4 发送驱动电路发送到4 总线上。在快取记录器断电后或接收的 哈佛码同步判断失败后，结束该次记录文件的写入，上电或哈佛码重新判断同步后，创建一 个新的文件继续记录。将U盘拔出，通过地面通用计算机的USB接口可读取该次记录的数 据文件。当前USB接口技术的应用已十分成熟，USB接口技术高速、稳定、即插即用，是接 口技术的主流，U盘作为移动存储设备具有体积小、读写速度高、抗震动、通用性强的特点。 符合ARINC717标准的双相哈佛码总线是民用航空电子系统中常用的数据总线，民航电子 机载设备应该具备哈佛码接口。因此，在快取记录器中采用USB接口和U盘存储技术，提 高了接口速度，增强了产品的使用便捷性，同时也符合了技术发展的需要，增强了产品商用 化。同时本技术具备双相哈佛码接口，满足民航电子机载设备采用双相哈佛码通讯的 要求。本文档来自技高网...

【技术保护点】
１．一种ＵＳＢ快取记录器，其特征在于：包括ＦＰＧＡ芯片、４２９发送接口驱动电路、哈佛码接口驱动电路、ＰＲＯＭ、ＪＴＡＧ调试接口、中央处理器、时钟和复位电路、外部存储器、ＵＳＢ主控器、ＵＳＢ接口，其中，所述４２９发送接口驱动电路、哈佛码接口驱动电路和ＰＲＯＭ均连接在ＦＰＧＡ上，ＪＴＡＧ调试接口与ＰＲＯＭ和ＦＰＧＡ连接，而ＦＰＧＡ与中央处理器连接，所述时钟和复位电路分别连接在中央处理器、ＦＰＧＡ和ＵＳＢ主控制器上，所述ＪＴＡＧ调试接口、外部存储器和ＵＳＢ主控器分别连接在中央处理器上，ＵＳＢ接口连接在ＵＳＢ主控器上。

【技术特征摘要】
1.一种USB快取记录器，其特征在于包括FPGA芯片、4 发送接口驱动电路、哈佛 码接口驱动电路、PROM、JTAG调试接口、中央处理器、时钟和复位电路、外部存储器、USB主 控器、USB接口，其中，所述4 发送接口驱动电路、哈佛码接口驱动电路和PROM均连接在 FPGA上，JTAG调试接口与PROM和FPGA连接，而FPGA与中央处理器连接，所述时钟和复位 电路分别连接在中央处理器、FPGA和USB主控制器上，所述JTAG调试接口、外部存储器和 USB主控器分别连接在中央处理器上，USB接口连接...

【专利技术属性】
技术研发人员：任锋，江舟，田军，
申请(专利权)人：陕西千山航空电子有限责任公司，
类型：实用新型
国别省市：61