基于FPGA的实现多路突发数据业务缓存的系统及方法技术方案

本发明专利技术公开了一种基于FPGA的实现多路突发数据业务缓存的系统及方法，其中的系统包括用于缓存多路突发数据的片外缓存器和提供RAM资源的FPGA芯片；所述FPGA芯片又包括：片外缓存控制器，用于处理多路突发数据的请求仲裁及通道授权、生成当前读/写操作的列地址信息、将数据包写入片外缓存器或将数据包从片外缓存器中读取出来的多路突发数据缓存管理电路，以及与数据通道数一致的数据包接收及缓冲电路、数据包写控制电路、数据包读控制电路、数据包缓冲及发送电路。采用本发明专利技术，可简单的增加或者减少通道个数，各路的突发数据业务能得到相对均衡的缓存，避免了FPGA片内RAM资源短缺造成的瓶颈。

【技术实现步骤摘要】

本 专利技术涉及通信
，尤其涉及一种基于FPGA实现多路突发数据业务缓存 的系统及方法。
技术介绍
在通信
中，经常需要对多路具有突发、变长、非定时等特性的通信数据业 务进行缓存处理，以便后级模块固定速率的处理；特别对于不同速率的协议转换，更需要对 多路突发数据业务进行缓存处理；在现有的技术中，对多路突发数据业务的缓存，有多种缓 存方法，其实现方法分别为。(1)采用专用的ASIC芯片以堆叠的方式来实现；但专用的ASIC芯片提供的 通道数有限，每片ASIC芯片需要独立外挂存储器芯片；在实现更多路(N>2)突发数据业务 时，就需要更多的ASIC芯片与存储器芯片，造成硬件成本高，单板布线难度大。(2)采用FPGA片内RAM来实现；目前的FPGA内部一般都提供一定数目，固定 容量大小的RAM，利用这些RAM资源的组合，每路独立采用数据队列的方式，来实现多路数 据业务的缓存(见图1)；但FPGA提供的片内RAM资源十分有限，一方面造成分配给多路数 据的数据队列深度有限，无法应对像视频数据一样的突发数据；另一方面如果要满足数据 队列的一定深度，缓存多路数据的通道数量就变得有限本文档来自技高网...

【技术保护点】
一种基于ＦＰＧＡ的实现多路突发数据业务缓存的系统，其特征在于，该系统包括用于缓存多路突发数据的片外缓存器和提供ＲＡＭ资源的ＦＰＧＡ芯片；所述ＦＰＧＡ芯片包括：片外缓存控制器，多路突发数据缓存管理电路，以及与数据通道数一致的数据包接收及缓冲电路、数据包写控制电路、数据包缓冲及发送电路、数据包读控制电路；其中，所述数据包接收及缓冲电路，其输入端接收外界的突发数据输入、输出端与数据包写控制电路连接，包括数据包接收控制电路以及接收缓冲区，用于在接收缓冲区为空时接收外界输入的突发数据并将其写入接收缓冲区中，且在写入完整的数据包时置位整包标志位；所述数据包写控制电路，其输入端与数据包接收及缓冲电路连接、输...

【技术特征摘要】

【专利技术属性】
技术研发人员：林彬，周学兵，宋海波，郑楠，黄良静，
申请(专利权)人：深圳中兴力维技术有限公司，
类型：发明
国别省市：94