用于确定测量信号的值、尤其是持续时间的电路和方法技术

本发明专利技术涉及确定测量信号的值、尤其是持续时间的方法和电路，计时器构造为在计数时钟的第一计数时钟状态切换时将控制信号至少施加到至少两个延迟元件中第一延迟元件；延迟元件构造为生成时间上相互不同延迟的比较信号；具有至少一个具有用于施加不同延迟的比较信号和当前瞬时测量信号的比较器输入端的比较器的比较装置构造为分别根据各自被施加的比较信号和测量信号确定比较结果；比较结果的序列构成测量信号的差值。

【技术实现步骤摘要】

本专利技术涉及用于确定测量信号的值、尤其是测量信号的持续时间的电路和方法。
技术介绍
公知一种在传感器中通过频率测量进行的测量值确定，其具有的测量值分辨率 (Messwertauflosung)由计数时钟的频率以及测量信号的持续时间或测量信号状态 的持续时间确定。其中，计时器(kitgeber)借助于计数时钟的计数周期的持续时间确定 测量信号的持续时间。取决于此，计数结果的测量值分辨率的准确性被限制到计数时钟的 周期的持续时间。对于具有测量频率的尤其是周期性重复的测量信号，由计时器的频率或 计数时钟并且由测量时间或测量持续时间确定测量值分辨率。如果计时器或计数时钟以频 率IMHz工作并且应该实现14比特的分辨率，则测量持续1 μ sX214 = 16. 384ms0如果应当提高分辨率，则更长的测量时间是必需的或以更高时钟频率(Taktrate) 工作的计时器是必需的。但是，使用具有更高时钟频率的计时器又涉及到附加的电流消耗。
技术实现思路
本专利技术的任务在于提供一种电路和一种方法，其使得能够以简单的方式实现更高 的分辨率，其中尤其应当尽可能小地产生(ausfallen)电流消耗的增加。该任务通过具有权利要求1特征的用于确定测量信号的值、尤其是测量信号的持 续时间的电路以及通过具有权利要求12特征的用于确定测量信号的值、尤其是测量信号 的持续时间的方法来解决。具有传感器和这样的电路或过程的系统是独立有利的。有利的 实施方式在从属权利要求中给出。因此，一种用于确定测量信号的值、尤其是持续时间的电路是有利的，其中计时器 被构造或控制为在计数时钟的第一计数时钟状态变换时将控制信号至少施加到至少两个 延迟元件中第一延迟元件上。延迟元件被构造为产生在时间上相互不同延迟的比较信号 (Vergleichssignal) 0具有至少一个比较器(其中各自的第一比较器输入端被连接用于施 加这些不同延迟的比较信号之一，各自的第二比较器输入端被连接用于施加测量信号)的 电路的比较装置被构造或控制为根据相应施加的比较信号和测量信号分别确定比较结果， 其中比较结果的序列(Abfolge)构成测量信号的差值(Differenzwert)。这样的电路以简单的方式和方法使得能够确定在计数时钟周期内的时间范围中 在测量信号的一个状态的持续时间结束时出现的差值。其中，通过所使用的延迟元件或比 较结果的数量来得到精度分辨率(Genauigkeitsauflosung)。只使用两个延迟元件 就产生因子为2的精度提高，因为测量信号的一信号状态的结束可以以半个时钟周期被准 确地采集。使用三个延迟元件就使得能够实现直至三分之一时钟周期的精度，等等。因此， 自计数时钟的上一要计数的状态变换以来的测量信号的状态的至少能确定的测量频率或 持续时间是能简单确定的。部件(如计时器或延迟元件)“被构造或控制”这种表述应当被理解为这样的部件可以借助于纯硬件部件被构造，其中但是同样可以嵌入由相应控制的处理器实现的方案 或者由所述的硬件和软件、尤其固件构成的组合。因此，部件特征源自各自为构建这样的电 路而使用的技术。如果设置部件的控制，则有利地，相应的算法或相应的控制程序也被存储 在电路的存储区中，以便能够相应地控制部件。对于每个延迟元件分别具有一个比较器的比较装置是有利的，使得为这些比较器 中每一个都施加比较信号和各自的当前瞬时(momentan)测量信号。但是，与此等价地也能 构造这样的装置，其中单个比较器在时间上依次被施加以在时间上延迟的比较信号中的不 同比较信号，并且将其与测量信号的当前瞬时值比较。在这种情况下，有利地，在寄存器的 不同寄存位置中存储一个接一个的比较结果。但是，也可以在一个寄存器中存储不同的这 种比较器的不同比较结果。术语“差值”相应地是指测量信号的持续时间的值，其中在该持续时间上，测量信 号在时钟周期内且在分辨率精度的范畴内保持其状态。术语“计数时钟”是指根据一用于计数或确定测量信号的状态的持续时间的优选 应用被使用的时钟。但是，其不必是指独立的时钟。也可以使用在电路中本来存在的时钟 作为计数时钟。一种电路是优选地，在该电路中，用于施加控制信号的延迟元件的输入端与设置 在该延迟元件之前的延迟元件的用于输出比较信号作为控制信号的输出端由第二或其他 这样的延迟元件来连接在一起。因此，前面的延迟元件的比较信号作为后面连接的延迟元 件的控制信号。术语“连接”是指电路被构造为使得部件的输出端的值或状态直接地经由导线或 者间接地经由在可能的情况下设置在中间的部件而被施加给所涉及的另一部件的输入端。 尤其地，因此该术语可以被理解为将相应的输入端和输出端相互连接的导线。作为对此的替代或者还有与此相结合，在电路中，计时器的用于输出控制信号的 输出端也还至少与该第二延迟元件的输入端连接，并且延迟元件可以被构造或控制为通 过相互不同长的延迟持续时间来提供不同延迟的比较信号。可替换地，控制信号因此可 以还被施加到相互并联的延迟元件上，这些延迟元件尤其进行各自增长了所期望的商值 (Quotientenwert)的延迟。在这样的一种实施方式中，有利地，通过例如附加的二极管电 路(Diodenschaltimg)禁止不同延迟元件的输入端之间的电流流动，使得没有电流会从延 迟元件之一的电容器流入另一延迟元件。有利地，在这样的电路中，这些延迟元件的一部分包括运算放大器，该运算放大器 被构造或控制用于输出在具有与施加给延迟元件的控制信号或比较信号的值或状态相同 的值或状态的延迟元件的输出端处的延迟信号。有利地，延迟元件可以被构造为所有延迟 元件都是一样的，并且导致在输出由其生成的比较信号之前相同长的延迟。计时器有利地可以被构造或控制为在计数时钟的边沿切换(Flankenwechsel)时 提供具有第一特定状态的控制信号，并且包括用于输出该控制信号的输出端，该输出端至 少连接到这些延迟元件中的第一延迟元件。尤其地，第一特定状态因此涉及不等于零的能 固定预给定的电压值，该电压值使得能够实现后面连接的延迟元件的电容部件、尤其是电 容器的连续均勻的充电。这样一种电路是有利的，其中计时器被构造或控制为在计数时钟的再一个边沿切换之前提供具有第二状态的控制信号，并且包括用于输出该控制信号的一个/所述输出 端，该输出端至少连接到这些延迟元件中第一延迟元件。尤其地，尤其也是固定指定的第二 状态涉及等于零的电压值。因此，在此重要的是，控制信号的第一状态在自开头的边沿切换 以来经过计数时钟的一个周期之前结束。在开头的是下降沿的情况下，相应地，这是计数时 钟的下一下降沿之前的时间点。在这样的电路中，计时器优选被构造或控制为在返回(Riickschalt)时刻提供具 有第二状态的控制信号，该返回时刻小于计数时钟的时钟周期并且大于预给定的分母和等 于该分母减1的分子值的商，其中分母等于延迟元件的数量或者比较器的数量或者比较结 果的数量。通过这样的电路或相应的方法，能够以简单的方式方法将差值确定的精度与延 迟元件或延迟信号的数量联系起来。有利地，在这样的一个电路中，延迟元件配备有电阻-电容网络，输出控制信号的 计时器的输出端或输出其比较信号的在前的延迟元件的输出端连接到该电阻-电容网络。 根据一种具本文档来自技高网...

【技术保护点】
一种用于确定测量信号的值、尤其是测量信号的持续时间的电路，其中：计时器（Ｔ）被构造或控制为在计数时钟（ｃｌｋ）的第一计数时钟状态切换时将控制信号（ｓ０）至少施加到至少两个延迟元件（Ｇ１，Ｇ２，Ｇ３，Ｇ４）中的第一延迟元件；所述延迟元件（Ｇ１，Ｇ２，Ｇ３，Ｇ４）被构造或控制为生成在时间上相互不同地被延迟的比较信号（ｓ１，ｓ２，ｓ３，ｓ４）；并且具有至少一个比较器（Ｋ１，Ｋ２，Ｋ３，Ｋ４）的比较装置被构造或控制为分别根据各自被施加的比较信号（ｓ１；ｓ２；ｓ３；ｓ４）和测量信号（ｍｓ）确定比较结果（ｖ１，ｖ２，ｖ３，ｖ４），其中所述比较器各自的第一比较器输入端被连接以施加所述不同地被延迟的比较信号（ｓ１；ｓ２；ｓ３；ｓ４）之一；其中所述比较结果（ｖ１，ｖ２，ｖ３，ｖ４）的序列构成所述测量信号（ｍｓ）的差值（ｘ１）。

【技术特征摘要】
...

【专利技术属性】
技术研发人员：M·梅勒特，
申请(专利权)人：VEGA格里沙贝两合公司，
类型：发明
国别省市：DE