移动多媒体广播回声抵消直放站制造技术

本实用新型专利技术公开了一种移动多媒体广播回声抵消直放站，包括低噪声放大器、ＡＲＭ处理器、时钟电路、锁相环电路、电源电路，低噪声放大器的输出端依次连接有混频器、混频器、滤波器、模数转换器、可编程逻辑门阵列、数模转换器、混频器、滤波器、功放。本实用新型专利技术以可编程能力强的可编程逻辑门阵列器件代替专用的数字电路，使系统硬件结构与功能相对独立，这样就可基于一相对通用的硬件平台，通过软件实现不同的通信功能，并可对工作频率、系统频宽、调制方式、信源编码等进行编程控制，系统灵活性大大增强。系统增加功能只需要通过软件升级来实现，方便技术进步和标准升级。本实用新型专利技术作为一种移动多媒体广播回声抵消直放站广泛应用于回波抵消数字直放站中。（*该技术在2020年保护过期，可自由使用*）

【技术实现步骤摘要】

本技术涉及一种电路直放站，特别是一种移动多媒体广播回声抵消直放站。
技术介绍
软件无线电技术，软件无线电是1992年美国首次提出的一种实现无线通信的新的体系结构。它是一种用软件来实现物理层连接的无线通信设计，其基本概念是把硬件作为无线通信的基本平台，把尽可能多的无线通信及个人通信功能用软件来实现。这样，无线通信新系统、新产品的开发将逐步转到软件的开发上来，而无线通信产品的价值也将越来越多地体现在软件上，这是无线通信领域继固定到移动、模拟到数字之后的第三次革命。现有技术方案：传统的数字无线电系统是以硬件为核心，其射频部分和中频部分仍离不开模拟电路，将低频部分采用数字电路，其数字电路部分由专用芯片完成，系统的功能由硬件决定。现有技术缺点：以硬件为核心的平台，采用专门的数字电路，只能实现单一的通信功能，无可编程性可言，功能实现上不够灵活，不方便系统升级。术语解释：AS(Active Serial)：主动串行ADC(Analog-to-Digital Converter)：模数转换器CMMB(China Mobile Multimedia Broadcasting)：中国移动多媒体广播CMOS(Complementary Metal Oxide Semiconductor)：互补金属氧化物半导体DAC(Digital-to-Analog Converter)：数模转换器EPROM(Erasable Programmable Read-Only Memory)：可擦除可编程的只读内存FIR(Finite impulse response)：有限长冲击响应FLASH(Flash Memory)：闪存FPGA(Field Programmable Gate Array)：现场可编程门阵列ICS(Interference Cancellation System)：干扰抵消系统IO(Input Output)：输入输出IQ(IN phase Orthogonal)：同相正交JTAG(Joint Test Action Group)：联合测试行为组织LNA(Low-Noise Amplifier)：低噪声放大器LVDS(Low-Voltage Differential Signaling)：低压差分信号LVPECL(low-voltage positive-referenced emitter coupledlogic)：低电压伪发射极耦合逻辑NCO(Number Controlled Oscillator)：数控振荡器PLL(Phase)：锁相环PA(Power Amplifier)：功率放大器SPI(Serial Peripheral Interface)：串行外围设备接口-->VC0(Voltage Controlled 0scillator)：压控制振荡器
技术实现思路
为了解决上述的技术问题，本技术的目的是提供一种升级方便、性价比高的移动多媒体广播回声抵消直放站。本技术解决其技术问题所采用的技术方案是：移动多媒体广播回声抵消直放站，包括低噪声放大器、ARM处理器、时钟电路、锁相环电路、电源电路，所述低噪声放大器的输出端连接有混频器，所述混频器的输出端连接有滤波器，所述滤波器的输出端连接有模数转换器，所述模数转换器的输出端连接有可编程逻辑门阵列，所述可编程逻辑门阵列的输出端连接有数模转换器，所述数模转换器的输出端连接有混频器，所述混频器的输出端连接有滤波器，所述滤波器的输出端与功放的输入端连接，所述ARM处理器与可编程逻辑门阵列连接，所述时钟电路的输出端分别与模数转换器、可编程逻辑门阵列、数模转换器和锁相环电路的输入端连接，所述锁相环电路的输出端分别与混频器和混频器的输入端连接，所述电源电路提供电源。进一步作为优选的实施方式，所述低噪声放大器的输入端连接有接收天线，所述低噪声放大器通过接收天线接收输入信号。进一步作为优选的实施方式，所述电源电路为分别产生27V、9V和5V电源供电的电路。进一步作为优选的实施方式，所述可编程逻辑门阵列为FPGA芯片。进一步作为优选的实施方式，所述FPGA芯片外围连接有FLASH芯片电路和SDRAM芯片电路。进一步作为优选的实施方式，所述功放的输出端连接有发射天线，所述功放通过发射天线发射输出信号。进一步作为优选的实施方式，所述电源电路为开关电源和电池。进一步作为优选的实施方式，所述开关电源设有用于监控电源状态的电源告警盒。本技术的有益效果是：本技术以可编程能力强的可编程逻辑门阵列器件代替专用的数字电路，使系统硬件结构与功能相对独立，这样就可以基于一相对通用的硬件平台，通过软件实现不同的通信功能，并可对工作频率、系统频宽、调制方式、信源编码等进行编程控制，系统灵活性大大增强。系统增加功能只需要通过软件升级来实现，方便技术进步和标准升级。附图说明下面结合附图和实施例对本技术作进一步说明。图1是本技术的系统方框图；图2是本技术的外部9V和5V电源接口图；图3是本技术的3.3V转1.2V开关电源原理图；图4是本技术的FPGA外部串行Flash芯片原理图；图5是本技术的FPGA外部SDRAM芯片电路原理图；-->图6是本技术的整机结构框图。具体实施方式参照图1，移动多媒体广播回声抵消直放站，包括低噪声放大器1、ARM处理器9、时钟电路10、锁相环电路11、电源电路12，所述低噪声放大器1的输出端连接有混频器2，所述混频器2的输出端连接有滤波器3，所述滤波器3的输出端连接有模数转换器4，所述模数转换器4的输出端连接有可编程逻辑门阵列5，所述可编程逻辑门阵列5的输出端连接有数模转换器6，所述数模转换器6的输出端连接有混频器7，所述混频器7的输出端连接有滤波器8，所述滤波器8的输出端与功放13的输入端连接，所述ARM处理器9与可编程逻辑门阵列5连接，所述时钟电路10的输出端分别与模数转换器4、可编程逻辑门阵列5、数模转换器6和锁相环电路11的输入端连接，所述锁相环电路11的输出端分别与混频器2和混频器7的输入端连接，所述电源电路12提供电源。进一步作为优选的实施方式，所述低噪声放大器1的输入端连接有接收天线，所述低噪声放大器1通过接收天线接收输入信号。进一步作为优选的实施方式，所述电源电路12为分别产生27V、9V和5V电源供电的电路。进一步作为优选的实施方式，所述可编程逻辑门阵列5为FPGA芯片。进一步作为优选的实施方式，所述FPGA芯片外围连接有FLASH芯片电路和SDRAM芯片电路。进一步作为优选的实施方式，所述功放13的输出端连接有发射天线，所述功放13通过发射天线发射输出信号。进一步作为优选的实施方式，所述电源电路12为开关电源和电池。进一步作为优选的实施方式，所述开关电源设有用于监控电源状态的电源告警盒。为了在直放站技术上能够实现从以硬件为核心的平台走向以软件为核心的平台，升级的时候不需改变硬件平台，只需更换软件版本即可实现不同的通信功能。由图1可知，天线接收到的微弱信号，首先经过一低噪声放大器(LNA)，把小信号放大，然后经过模拟下变频，把射频模拟信号下变频到中频模拟信号，通过滤波器把带外信号滤掉，再经过一个模数转换器(本文档来自技高网...

【技术保护点】
移动多媒体广播回声抵消直放站，其特征在于：包括低噪声放大器（１）、ＡＲＭ处理器（９）、时钟电路（１０）、锁相环电路（１１）、电源电路（１２），所述低噪声放大器（１）的输出端连接有混频器（２），所述混频器（２）的输出端连接有滤波器（３），所述滤波器（３）的输出端连接有模数转换器（４），所述模数转换器（４）的输出端连接有可编程逻辑门阵列（５），所述可编程逻辑门阵列（５）的输出端连接有数模转换器（６），所述数模转换器（６）的输出端连接有混频器（７），所述混频器（７）的输出端连接有滤波器（８），所述滤波器（８）的输出端与功放（１３）的输入端连接，所述ＡＲＭ处理器（９）与可编程逻辑门阵列（５）连接，所述时钟电路（１０）的输出端分别与模数转换器（４）、可编程逻辑门阵列（５）、数模转换器（６）和锁相环电路（１１）的输入端连接，所述锁相环电路（１１）的输出端分别与混频器（２）和混频器（７）的输入端连接，所述电源电路（１２）提供电源。

【技术特征摘要】
1.移动多媒体广播回声抵消直放站，其特征在于：包括低噪声放大器(1)、ARM处理器(9)、时钟电路(10)、锁相环电路(11)、电源电路(12)，所述低噪声放大器(1)的输出端连接有混频器(2)，所述混频器(2)的输出端连接有滤波器(3)，所述滤波器(3)的输出端连接有模数转换器(4)，所述模数转换器(4)的输出端连接有可编程逻辑门阵列(5)，所述可编程逻辑门阵列(5)的输出端连接有数模转换器(6)，所述数模转换器(6)的输出端连接有混频器(7)，所述混频器(7)的输出端连接有滤波器(8)，所述滤波器(8)的输出端与功放(13)的输入端连接，所述ARM处理器(9)与可编程逻辑门阵列(5)连接，所述时钟电路(10)的输出端分别与模数转换器(4)、可编程逻辑门阵列(5)、数模转换器(6)和锁相环电路(11)的输入端连接，所述锁相环电路(11)的输出端分别与混频器(2)和混频器(7)的输入端连接，所述电源电路(12)提供电源。2.根据权利要求1所述的移动多...

【专利技术属性】
技术研发人员：郝禄国，杨建坡，周云飞，曾文彬，
申请(专利权)人：奥维通信股份有限公司，
类型：实用新型
国别省市：94[中国|深圳]