一种内插混频器的DDS激励PLL的微波频率合成方法及合成器技术

本发明专利技术的内插混频器的DDS激励PLL的微波频率合成方法，包括a.选用DDS、主锁相环和辅助锁相环；b.把DDS的输出作为主锁相环的参考信号；c.把主锁相环输出信号经N分频后输入混频器，把辅助锁相环输出信号输入混频器；d.把混频器输出信号输入鉴相器；e.设置控制单元。本发明专利技术的合成器，包括主锁相环和DDS，特征在于：包括辅助锁相环、混频器和控制单元；DDS输出接到主锁相环，主锁相环的输出经N分频后输入到混频器；辅助锁相环输入到混频器，混频器输出信号输入鉴相器。本发明专利技术保证了主锁相环输出的微波信号具有较宽的频率范围和很高的频率分辨率；且实现了输出信号的频率微调和粗调的有效结合，具有输出频带宽、分辨率高和调节方便的优点。

【技术实现步骤摘要】

本专利技术涉及一种内插混频器的DDS激励PLL的微波频率合成方法及合成器，更具 体的说，尤其涉及一种采用两个锁相环且输出信号具有宽频带范围和高频率分辨率的内插 混频器的DDS激励PLL的微波频率合成方法及合成器。
技术介绍
直接数字式频率合成器(DDS)具有极高的频率分辨率和极短的转换时间，但受工 艺的限制，最高输出频率不能很高，一般不能应用于微波波段；而锁相环(PLL)频率合成器 可以输出很高的工作频率，并且工作带宽高、频谱纯度高，但频率分辨率较低、转换时间较 长。将DDS和PLL两种技术结合起来，取长补短，可以达到单一技术难以达到的效果，获得 更高性能的频率合成器。现有技术中，已经采用的DDS+PLL的方案主要有两种。第一种，DDS直接激励PLL。如说明书附图1所示，在这种方案中，直接数字式频率 合成器DDS作为基准频率信号直接激励锁相环PLL，由于PLL的倍频作用，在PLL的环路带 宽内，DDS输出的相位噪声和杂散被放大了 N倍，使得频率合成器输出端的噪声比DDS的输 出恶化201gNdB。因而，N的值不能取很大，否则噪声性能将难以达到设计要求。这样以来， 频率合成器的工作频率无法做得很高。第二种，DDS内插式频率合成器。其原理图如说明书附图2所示，这种方案中直接 数字式频率合成器DDS的输出不经过锁相环PLL的倍频，DDS输出的相位噪声和杂散不会 进一步恶化，可以改变上述第一种方案的缺点。但该方案存在着一个很大的难点，就是带通 滤波器(BPF)的设计制作非常困难，因为带通滤波器想要筛选出混频器输出的有效信号，就 要求BPF必须具有非常陡的衰减特性，才能将需要频段的信号有效选出。
技术实现思路
本专利技术为了克服上述技术问题的缺点，提供了一种采用两个锁相环且输出信号具 有宽频带范围和高频率分辨率的内插混频器的DDS激励PLL的微波频率合成方法。本专利技术的内插混频器的DDS激励PLL的微波频率合成方法，其特别之处在于， 包括以下步骤a.选取一个直接数字式频率合成器DDS，设其产生的参考信号的频率f腿范围为Λ,ι^ Jmm ,频率分辨率为Fim ；选取一个锁相环PLL作为主锁相环PLL，设该主锁相环输出信号的频率为Λ ；选取另一个锁相环PLL作为辅助锁相环PLL，设该辅助锁相环PLL输出信号的频率/i范围为Λμ Λετ2，频率分辨率为4α ；b.把直接数字式 频率合成器DDS输出的频率信号作为主锁相环PLL的参考信号，输入到鉴相器PD的一个 输入端；c.把主锁相环PLL的输出信号经N分频后输入到一个混频器的一个输入端，并把 辅助锁相环PLL的输出信号接到该混频器的另一个输入端，实现混频；d.把混频器的输出信号输入到鉴相器的另一个输入端；e.设置一个控制单元，用于对直接数字式频率合成器 DDS和辅助锁相环PLL输出信号的频率进行控制。直接数字式频率合成器DDS用于产生主 锁相环PLL的参考信号，直接数字式频率合成器DDS输出的信号具有频率低、频率分辨率高 的特点，且易于实现信号频率的细微调节；主锁相环PLL用于产生微波信号，混频器置于锁 相环的反馈回路中，主锁相环的输出信号经N分频后输入到混频器的一个输入端，辅助锁 相环PLL输出的信号与N分频后的信号进行混频，混频后的信号输入到鉴相器中。辅助锁 相环PLL输出的频率较高、频率分辨率较低，可进行较大频率步进调节，实现粗调节。本专利技术的内插混频器的DDS激励PLL的微波频率合成方法，所述步骤b中，直接数 字式频率合成器DDS输出的频率信号经过滤波器滤波后再输入到主锁相环PLL中；所述步 骤c中主锁相环PLL输出的信号经过微波放大器处理后再进行N分频，经N分频后的信号 经过低通滤波器处理后再输入到混频器的输入端；步骤d中由混频器输出的信号依次经过 带通滤波器、微波放大器处理后输入到鉴相器的输入端。直接数字式频率合成器DDS输出 端连接带通或低通滤波器；在主锁相环的反馈回路中设置微波放大器、低通和带通滤波器 有效地实现了对信号的放大和对有用信号的筛选。本专利技术的内插混频器的DDS激励PLL的微波频率合成方法，所述与/oim之 差不小于辅助锁相环PLL输出信号的频率分辨率Pjiy。保证Z^s2与之差不小于辅助 锁相环PLL输出信号的频率分辨率i^cr,才能实现主锁相环输出的微波频段可以进行连续 调节。本专利技术的内插混频器的DDS激励PLL的微波频率合成方法，所述直接数字式频率 合成器DDS和辅助锁相环PLL共用一个IOOMHz的TCXO。采用共用一个参考时钟源，更加有 利于保证输出信号的低相位噪声。本专利技术的内插混频器的DDS激励PLL的微波频率合成方法，所述直接数字式频率 合成器DDS产生的信号的频率么访范围为1.25 3. 75MHz，分辨率及麗=0. 25Hz ；所述辅助锁相环PLL输出信号的频率Λσ的范围为402. 5 702. 5MHz，分辨率为2. 5 MHz ；所述N分频为4分频。通过分析，可以得出输出信号的频率X的表达式为Λ = mjAU +/狐)=MJm +/腦)............(1)输出信号的频率范围为1615 ^25MHz，频率分辨率为IHz，通过对辅助锁相环PLL进 行调节，可实现输出信号IOMHz的频率步进调节；通过对直接数字式频率合成器的调节，可 实现输出信号IHz的微调。相应地，本专利技术为了克服上述技术问题的缺点，提供了一种采用两个锁相环且输 出信号具有宽频带范围和高频率分辨率的内插混频器的DDS激励PLL的微波频率合成器。本专利技术的内插混频器的DDS激励PLL的微波频率合成器，包括用于产生微波频率 信号的主锁相环PLL、用于给主锁相环PLL提供参考信号的直接数字式频率合成器DDS，其 特别之处在于还包括辅助锁相环PLL、混频器和控制单元；所述直接数字式频率合成器 DDS的输出信号接到主锁相环PLL中鉴相器的一个输入端，所述主锁相环PLL的输出信号 经N分频后输入到混频器的一个输入端；所述辅助锁相环PLL的输出信号输入到混频器的另一个输入端，混频器的输出信号输入到鉴相器的另一个输入端；所述控制单元与直接数 字式频率合成器DDS和辅助锁相环PLL的控制线相连接。主锁相环PLL用于产生微波信 号，直接数字式频率合成器DDS用于给主锁相环提供参考信号；辅助锁相环用于产生频率 较高、频率分辨率较高的信号，并与输出信号进行N分频后的信号通过混频器进行混频，混 频器的输出信号作为主锁相环PLL鉴相器的参考信号，实现主锁相环PLL稳定的信号输出。 通过设置直接数字式频率合成器DDS和辅助锁相环PLL，不仅保证了对输出信号的频率微 调和输出信号具有较高的频率分辨率，而且还实现了输出信号具有较大的频率输出范围和 调节范围。本专利技术的内插混频器的DDS激励PLL的微波频率合成器，所述直接数字式频率合 成器DDS的输出信号经由滤波器处理后再输入到主锁相环PLL中；所述主锁相环PLL的输 出信号经微波放大器处理后再进行N分频，经N分频后的信号进过低通滤波器处理后再输 入到混频器中；混频器输出的信号经过带通滤波器、微波放大器的处理后再输入到鉴相器 中。直接数字式频率合成器DDS的输出信号通过带通或低通滤波器进行滤波，在主锁相环 的反馈回路中设置微波放大器、低通本文档来自技高网...

【技术保护点】
１．一种内插混频器的ＤＤＳ激励ＰＬＬ的微波频率合成方法，其特征在于，包括以下步骤：ａ．选取一个直接数字式频率合成器ＤＤＳ，设其产生的参考信号的频率范围为～，频率分辨率为；选取一个锁相环ＰＬＬ作为主锁相环ＰＬＬ，设该主锁相环输出信号的频率为；选取另一个锁相环ＰＬＬ作为辅助锁相环ＰＬＬ，设该辅助锁相环ＰＬＬ输出信号的频率范围为～，频率分辨率为；ｂ．把直接数字式频率合成器ＤＤＳ输出的频率信号作为主锁相环ＰＬＬ的参考信号，输入到鉴相器ＰＤ的一个输入端；ｃ．把主锁相环ＰＬＬ的输出信号经Ｎ分频后输入到一个混频器的一个输入端，并把辅助锁相环ＰＬＬ的输出信号接到该混频器的另一个输入端，实现混频；ｄ．把混频器的输出信号输入到鉴相器的另一个输入端；ｅ．设置一个控制单元，用于对直接数字式频率合成器ＤＤＳ和辅助锁相环ＰＬＬ输出信号的频率进行控制。

【技术特征摘要】

【专利技术属性】
技术研发人员：司朝良，刘清来，初广前，
申请(专利权)人：山东交通学院，
类型：发明
国别省市：88