The invention provides a high-end fault-tolerant computer prototype verification system and verification method, the system includes a plurality of single node prototype verification system and a router interconnection chipset, among the plurality of single node prototype system through the router interconnection chipset in the Internet, including the single node prototype verification system calculation of plate, a 4 road tight coupling calculation board; chip verification board, including 2 node controller chip group, including: each node controller chip group includes 2 field programmable gate array chip, bearing the 1 node controller logic; interconnection board, including 2 FPGA chip, including: each FPGA chip provides a high-speed Internet port, for the realization of the calculation in 2 Road and 1 between the node controller chip set protocol. On the basis of guaranteeing the system performance and reliability, the system improves the system coverage, chip group protocol, verification coverage, and reduces the project verification overhead.
【技术实现步骤摘要】
本专利技术涉及高端计算机设计领域，具体涉及一种高端容错计算机原型验证系统及 验证方法。
技术介绍
随着计算机技术的飞速发展，为了满足经济社会发展的需要，高性能、高可靠的计 算机系统成为制约社会发展关键领域的瓶颈之一。庞大的数据计算和数据分析，复杂的图 形分析和科学预算等信息领域对计算机系统的性能要求极高。因此需要构建庞大的多路计 算机系统，以便更好适应当今各领域的应用需求，但是另一方面也陷入了多路计算机系统 设计验证的技术难题中，为提高性能，计算机系统的处理器数量不断增多，这就需要逻辑庞 大的结点控制器芯片组和交叉开关互连路由器芯片组完成系统互连。复杂的计算机系统结 构设计和大规模的集成电路芯片组设计都给高端容错计算机系统的验证工作带来了挑战。
技术实现思路
本专利技术要解决的技术问题是，提供一种高端容错计算机原型验证系统及验证方 法，能够在保证系统性能及可靠性的基础上，使系统互连芯片组协议验证覆盖率大大提高， 并且使项目验证开销大大降低。为了解决上述技术问题，本专利技术提出一种高端容错计算机原型验证系统，包括多 个单结点原型验证系统和一个互连路由器芯片组，所述多个...
【技术保护点】
１．一种高端容错计算机原型验证系统，其特征在于，包括多个单结点原型验证系统和一个互连路由器芯片组，所述多个单结点原型验证系统之间经所述互连路由器芯片组互联，其中：所述单结点原型验证系统包括：计算板，为一４路紧耦合计算板；芯片验证板，包括２个结点控制器芯片组，其中：每一结点控制器芯片组包括２个现场可编程门阵列（ＦＰＧＡ）芯片，共同承载１个结点控制器的逻辑；互联板，包括２个ＦＰＧＡ芯片，其中：每个ＦＰＧＡ芯片提供一个高速互联端口，用于实现所述计算板中的２路与１个所述结点控制器芯片组之间的协议互联。
【技术特征摘要】
【专利技术属性】
技术研发人员：王恩东，胡雷钧，李仁刚，
申请(专利权)人：浪潮北京电子信息产业有限公司，
类型：发明
国别省市：11
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。