The invention relates to a correction circuit includes a first resistor, fuse, fuse second, the first MOS transistor, MOS transistor, second series second, fifth, sixth resistance resistor and resistor and the third resistor are connected in series between a power supply and the fourth resistance and third fuse, wherein the first fuse and fifth. The sixth resistor and the second fuse with the second resistor; the first MOS transistor and the third resistor, the second MOS transistor and the sixth resistor, and the first MOS transistor and the second transistor MOS gate and connected between the fourth resistor and third fuse. When setting different states of the fuse, the invention can set the correction resistor arbitrarily or gradually to increase the step length according to the requirements, thus the current precision of the integrated circuit meets the target range.
【技术实现步骤摘要】
本专利技术涉及集成电路领域,尤其涉及一种电阻修正电路。
技术介绍
集成电路制造过程中产生的工艺偏差、设计时采用的器件模型与实际器件有偏差等原因,会造成集成电路成品的某些参数值与设计指标之间有偏差。例如,同一批集成电路的基准电压不会是一个固定的值,这些值往往呈现为高斯分布。当这些随机分布值达不到产品指标所要求的精度时,必须采用一些方法将它们修正到所要求的精度。由于这些值经常与集成电路里面电阻值的大小有一定的数学关系,因此,通过修正电阻值的大小,可以将这些偏差进行修正。如附图说明图1所示,现有的电阻修正电路包括依次串联的第二电阻R2’、第一电阻R1’和第三电阻R3’,还包括依次串联在电源VDD与地之间的第四电阻R4’和第三熔丝F3’,且第二电阻R2’两端并联有第二熔丝F2’,第一电阻R1’两端并联有第一熔丝F1’,第三电阻R3’ 两端并联有MOS晶体管M1,,该MOS晶体管Ml,的栅极连接在第四电阻R4,和第三熔丝F3, 之间。熔丝没有熔断时,其电阻值非常小,为短路状态;熔丝熔断后,电阻值非常大,为开路状态。若第三熔丝F3,没有熔断,则MOS晶体管Ml,的栅极电平 ...
【技术保护点】
1.一种电阻修正电路,其特征在于,所述修正电路包括第一熔丝、第二熔丝、第一MOS晶体管、第二MOS晶体管、依次串联的第二电阻、第五电阻、第六电阻和第三电阻以及依次串联在一电源与地之间的第四电阻和第三熔丝,其中,所述第一熔丝与第五、第六电阻并联,所述第二熔丝与第二电阻并联;所述第一MOS晶体管与第三电阻并联,所述第二MOS晶体管与第六电阻并联,且该第一MOS晶体管和第二MOS晶体管的栅极同时连接到所述第四电阻和第三熔丝之间。
【技术特征摘要】
【专利技术属性】
技术研发人员:卞坚坚,卢峰,
申请(专利权)人:上海贝岭股份有限公司,
类型:发明
国别省市:31[]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。