泄漏减少的字线驱动器电路制造技术

一种在存储器阵列中使用的字线驱动器电路，该存储器阵列包括多个存储器单元和与存储器单元耦合的用于选择性访问存储器单元的多个字线，该字线驱动器电路包括：适合于根据由字线驱动器电路接收到的第一组地址信号产生字线信号的驱动器。该电路还包括具有多个输出节点和一个输入节点的切换电路，所述多个输出节点连接到多个字线中相应的字线，所述输入节点连接到驱动器的输出并适合于接收所述字线信号。所述切换电路用于在存储器访问期间根据至少一个控制信号将所述字线信号引导到所述字线中选定的一个字线。在特定的一对存储器访问之间，所述切换电路的输出节点和输入节点保持到相同的预定电压电平，从而基本上消除所述切换电路中的漏电流路径。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术一般涉及电子电路，并且更具体地，涉及字线驱动器电路。
技术介绍
特别是因为存储器装置在移动应用中的使用不断增长，减小存储器装置中的功率 消耗变得日益重要。此外，随着半导体装置几何尺寸縮减，这些装置中的漏电流增加，从而 使问题加剧。例如，在包括多个位线和字线以选择性地访问其中的一个或多个存储器单元 的存储器阵列(例如随机存取存储器(RAM))中，至少部分由于字线列中采用大量的驱动器 电路，导致全部漏电流中的大部分由字线列造成。 存储器阵列典型地包括采用解码器和字线驱动器的行解码电路，用于将特定的字 线驱动到逻辑高(例如"l")或逻辑低(例如"0")电压电平以选择性地启动对与连接到 该特定字线的对应行的存储器单元相关联的访问装置的读或写。存储器阵列中的每行存储 器单元都需要字线驱动器来驱动该行中全部存储器单元的访问装置。因此，即使对于中等 规模的存储器阵列，字线负荷也可能是很大的，从而需要大量的字线驱动器，以实现合理的 存储器访问次数。遗憾的是，驱动器中的漏电流一般随着驱动器规模的增大而增加。 用于减小字线驱动器中漏电流的一种传统方法是采用一对堆叠的PMOS装置，该 对PMOS装置在这两个装置之间的中间节点处连接到每个字线。具体来说，第一p沟道金属 氧化物半导体(PM0S)装置的源极连接到字线驱动器的电压供应端(voltage su卯ly)，第 一装置的漏极在中间节点处连接到第二PMOS装置的源极，第二装置的漏极连接到该电路 的电压返回端(voltage return)，并且这两个装置的栅极连接到一个或多个控制信号。然 而，使用堆叠PMOS装置的方法依赖于阈值下(sub-threshold)漏电流来降低PM0S堆叠的 中间节点处的电压。结果，在字线访问后使中间节点等于(equalize to)低电流状态要用 相当长的时间。 因此，需要一种能够驱动大负荷而又不受传统字线驱动器表现出的上述一种或多 种问题困扰的改进的字线驱动器。
技术实现思路
本专利技术在其说明性实施例中通过提供一种具有减小的漏电流而不显著增加电路 尺寸的字线驱动器电路来满足上述需要。为了现实这一点，根据本专利技术的说明性实施例的 驱动器电路有利地将多行字线驱动器集合(group)成单个驱动器并且采用切换电路来指 示在任意给定时间该组中哪个字线要被驱动。 根据本专利技术的一个实施例，在包括多个存储器单元和与存储器单元耦合的用于选 择性访问存储器单元的多个字线的存储器阵列中使用的字线驱动器电路包括适合于根据 由字线驱动器电路接收到的第一组地址信号而产生字线信号的驱动器。该电路还包括具 有多个输出节点和一个输入节点的切换电路，所述输出节点连接到多个字线中的相应的字 线，所述输入节点连接到驱动器的输出并适合于接收字线信号。该切换电路用于在存储器访问期间根据至少一个控制信号将字线信号引导到选定的一个字线。在特定的一对存储器 访问之间，切换电路的输出节点和输入节点保持在相同的预定电压电平，从而基本消除切 换电路中的漏电流路径。 根据本专利技术的其它实施例，所述切换电路可以包括多个传输门和多个开关装置， 每个传输门在其第一节点处连接到对应的一个字线。每个开关装置可以连接到对应的一个 传输门的第一节点并且用于在与其连接的传输门被停用时选择性地将对应的一个字线连 接到预定电压电平。该驱动器的输出可以连接到所述多个传输门中的每一个的第二节点并 且适合于接收第一组地址信号，以经由对应的一个传输门激活选定的一个字线。该字线驱 动器电路可以进一步包括控制电路，该控制电路用于产生多个控制信号，每个控制信号选 择性地启动相应的一个传输门。该控制电路用于接收第二组地址信号并根据其产生控制信 号。 根据本专利技术的另一个实施例，一种具有减小的漏电流的系统包括存储器阵列，该 存储器阵列包括多个存储器单元和与存储器单元耦合的用于选择性访问存储器单元的多 个字线。该系统还包括与该存储器阵列耦合的至少一个字线驱动器电路。该字线驱动器电 路包括适合于根据由字线驱动器电路接收到的第一组地址信号产生字线信号的驱动器。该 电路还包括具有多个输出节点和一个输入节点的切换电路，所述输出节点连接到多个字线 中的相应的字线，所述输入节点连接到该驱动器的输出并适合于接收字线信号。该切换电 路用于在存储器访问期间根据至少一个控制信号将字线信号引导到选定的一个字线。在特 定的一对存储器访问之间，切换电路的输出节点和输入节点保持在相同的预定电压电平， 从而基本消除切换电路中的漏电流路径。 本专利技术的这些和其它目的、特征和优点将从下面结合附图阅读的对本专利技术的说明 性实施例的详细描述中变得明显。附图说明 图1是示出可被修改为实现本专利技术的技术的说明性字线驱动器电路的至少一部分的示意图。 图2是示出根据本专利技术的一个实施例形成的示范性字线驱动器电路的至少一部 分的示意图。 图3是示出根据本专利技术的另一个实施例形成的包括嵌入式存储器和字线驱动器 电路的系统的框图。具体实施例方式下面将在说明性字线驱动器电路的背景下描述本专利技术，该字线驱动器电路例如用 在包括多个存储器单元和耦合到存储器单元的用于选择性访问存储器单元的多个字线的 存储器阵列中。然而，应该理解，本专利技术不局限于这些或任何其它具体电路配置。相反，本 专利技术更一般地适用于在半导体存储器设计中减小字线驱动器漏电流而不显著影响性能和 面积的技术。 尽管在此描述的本专利技术的实现方式可以使用可利用互补金属氧化物半导体 (CMOS)制造工艺形成的PMOS和n沟道金属氧化物半导体(NM0S)晶体管装置来实现，但是应该认识到，本专利技术不局限于这种晶体管装置和/或这种制造工艺，并且本领域的技术人 员将理解，可以类似地采用其它适当的装置，例如双极结型晶体管(BJT)等，和/或制造工 艺(例如，双极BiCMOS等)。另外，尽管本专利技术的优选实施例典型地是在硅晶片中制造的， 但是作为选择，本专利技术的实施例也可以在包括其它材料的晶片中制造，所述材料包括但不 限于砷化镓(GaAs)、磷化铟(InP)等。 图1是示出可被修改为实现本专利技术的技术的说明性字线驱动器电路100的至少一 部分的示意图。驱动器电路100包括多个3输入NAND(与非)门NDO、 NDO、 ND0 和ND0。对NAND门的输入典型地来自预先解码的地址信号，该地址信号纵向穿过字线驱 动器列。更具体来说，NAND门ND0、ND0、ND0和ND0的第一输入优选地分别接 收对应的地址信号WDECA 、WDECA 、WDECA禾P WDECA，每个NAND门的第二输入接 收地址信号WDECB，每个NAND门的第三输入接收地址信号WDECC。可以从两个预先解码的 字地址位产生地址信号WDECA。在存储器访问期间，只有一个WDECA信号变高。WDECB 和WDECC信号组优选地也是预先解码的字地址位，全部的各种组合构成字线解码。 NAND门ND0、ND0、ND0和ND0中的每一个的输出分别驱动对应的反相 器10、10、10和10的输入或者可选择的驱动器。反相器I0、10、10 和10中的每一个的输出又分别驱动对应的字线WL、WL、WL和WL。如本领 域的技术人员所知，反相器10 、 10 、 10 和10 可以用传统方式实现，包括在电路 1本文档来自技高网...

【技术保护点】
一种在存储器阵列中使用的字线驱动器电路，所述存储器阵列包括多个存储器单元和与所述多个存储器单元耦合的用于选择性访问所述多个存储器单元的多个字线，所述字线驱动器电路包括：驱动器，其适合于根据由所述字线驱动器电路接收到的第一组地址信号产生字线信号；以及具有多个输出节点和一个输入节点的切换电路，所述多个输出节点连接到所述多个字线中相应的字线，所述输入节点连接到所述驱动器的输出并适合于接收所述字线信号，所述切换电路用于在存储器访问期间根据至少一个控制信号将所述字线信号引导到所述字线中选定的一个字线；其中在特定的一对存储器访问之间，所述切换电路的输出节点和输入节点保持在相同的预定电压电平，从而基本上消除所述切换电路中的漏电流路径。

【技术特征摘要】
【国外来华专利技术】

【专利技术属性】
技术研发人员：DE杜德克，DA埃文斯，范海强，WE维尔纳，RJ沃兹尼亚克，
申请(专利权)人：艾格瑞系统有限公司，
类型：发明
国别省市：US[美国]