自对准碰撞电离场效应晶体管制造技术

以垂直地而非横向地布置在器件结构中的从栅极到源区／漏区中之一的偏移来形成碰撞电离ＭＯＳＦＥＴ。该半导体器件包括：具有第一掺杂浓度的第一源／漏区；具有第二掺杂浓度并具有与第一源／漏区相反的掺杂类型的第二源／漏区，第一源／漏区与第二源／漏区被掺杂浓度小于第一掺杂浓度和第二掺杂浓度中任一个的中间区横向隔开；栅极，其与中间区电绝缘并被布置在中间区的上方，第一源／漏区和第二源／漏区与栅极横向对准；其中与中间区形成边界的第一源／漏区的整个部分与中间区的顶部在垂直方向上隔开。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术涉及场效应晶体管器件的制造，其中使用绝缘栅极控制 两个更高掺杂的源/漏区之间的半导体中间区内的电场。
技术介绍
半导体工业中近来面临的重要问题是在纳米级晶体管器件中的 短沟道效应的控制。由于栅极对在栅极之下的反型沟道中的载流子施加的控制减小，因此由漏源电压VDs引起的高的纵向场(longitudinal field)中可能会存在亚阈值斜率的严重衰减，并由此增加了关态电流。 不希望有高的关态电流，因为它减小了使用栅极控制晶体管的能力并 增大了总的静态功耗。在传统的bulkMOSFET器件中，关态电流由通过势垒的热扩散 电流表示，因此不管怎样，载流子的费米-狄拉克分布都将最小亚阈 值斜率限制在公知的值60 mV/decade。尽管良好地控制了短沟道效 应，但这最终提供了对晶体管开关速度的限制。因此，已经产生了对基于不同传输机制的可以超越固有的60 mV/decade限制的替代器件的莫大关注。这些替代器件包括与传统 CMOS制造工艺有高度兼容性的隧道器件和碰撞电离器件。
技术实现思路
本专利技术的一个目的是提供一种用于制造碰撞电离MOSFET器件 的改进的工艺。另一个目的是提供用于本文档来自技高网...

【技术保护点】
一种半导体器件（２０），包括：　第一源／漏区（２１），其具有第一掺杂浓度；　第二源／漏区（２２），其具有第二掺杂浓度并具有与第一源／漏区相反的掺杂类型；　第一源／漏区与第二源／漏区被掺杂浓度小于第一掺杂浓度和第二掺杂浓度中 任一个的中间区（２５）横向隔开；　栅极（２６），其与中间区电绝缘并被布置在中间区的上方，第一源／漏区和第二源／漏区与栅极横向对准；　其中与中间区形成了边界（２１ａ）的第一源／漏区的整个部分与中间区的顶部（２７）在垂直方向上隔开。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：吉尔贝托库拉托拉，马克范达尔，简桑斯基，
申请(专利权)人：NXP股份有限公司，
类型：发明
国别省市：NL[荷兰]