一种用ＦＰＧＡ实现兼容多容量内存的控制器实现方法技术

本发明专利技术提供了一种用ＦＰＧＡ实现兼容多容量内存的控制器实现方法，将４×４ＧＢ的地址线第３４位与４ＧＢ内存的行地址线Ａ１４相联系，兼容２ＧＢ内存；将４×４ＧＢ的地址线第３４位与１ＧＢ内存的行地址线Ａ１４相联系，将４×４ＧＢ内存的地址线第３３位与１ＧＢ内存的Ｂａｎｋ数ＢＡ２相联系，兼容１ＧＢ内存。本发明专利技术有效地提高了内存控制器设计的灵活性及兼容性。

【技术实现步骤摘要】

本专利技术涉及内存控制器设计，具体涉及一种用FPGA实现兼容多容量内存的控制 器实现方法。
技术介绍
内存控制器是计算机系统内部控制内存并且通过内存控制器使内存与CPU之间 交换数据的重要组成部分。内存控制器决定了计算机系统所能使用的最大内存容量、内存 BANK数、内存类型和速度、内存颗粒数据深度和数据宽度等等重要参数，也就是说决定了计 算机系统的内存性能，从而也对计算机系统的整体性能产生较大影响。计算机系统中有专 门的内存控制器，主板上电时BI0S(Basic input output system)通过读取主板上内存的 SPD(Serial PresenceDetect)信息，获得内存的相关参数，然后根据这些参数对内存控制 器的工作模式进行配置，以满足当前的内存访问需求。FPGA是一种可编程半导体器件，具有性能好、规模大、可重复编程、开发投资小等 优点，在现代电子产品中应用越来越广泛。用FPGA做内存控制器可以充分发挥其可编程的 灵活性，可以同时兼容不同容量的内存。随着目前系统规模的不断扩大，单一内存已不能满 足系统对带宽和容量的需求。在大容量、高带宽、多内存系统中，为了兼容容量大小不同的内存，需要设计不同 版本的内存控制器，比如要用4个1GB\2GB\4GB的内存时，控制器要相应替换成其对应的 1GB\2GB\4GB内存控制器版本，灵活性较差，控制器不能同时兼容容量大小不同的内存。如 何做到1个控制器能同时兼容1GB、2GB及4GB等多种容量的内存是大容量、多内存系统中 现在急需解决的问题。
技术实现思路
为了解决内存控制器兼容不同容量的问题，本专利技术提供了一种用FPGA实现兼容 多容量内存的控制器实现方法。步骤如下A、将4X4GB的地址线第34位与4GB内存的行地址线A14相联系，兼容2GB内存；B、将4X4GB的地址线第34位与IGB内存的行地址线A14相联系，将4X4GB内存 的地址线第33位与IGB内存的Bank数BA2相联系，兼容IGB内存。本专利技术一种优选技术方案在于还可根据内存地址线兼容其他容量大小的内存。本专利技术另一种优选技术方案在于还可以通过将4X2GB内存行地址线第33位与 IGB内存的Bank数BA2相联系，兼容IGB内存。本专利技术有效地提高了内存控制器设计的灵活性及兼容性。附图说明图1是本专利技术示意图图2是本专利技术中各个内存地址线差异表 具体实施例方式本专利技术通过比较1GB、2GB、4GB地址线的区别，根据地址线差异(见图2)，在内存控 制器对外部访问地址进行译码时，将高位地址线的译码与1GB、2GB、4GB的地址线差异相联 系，这样一个4GB的内存控制器可同时兼容2GB及IGB的内存。以一个控制器驱动 4 条 DDR2 SODIMM(Double Data Rate 2 Small OutlineDual In-line Memory Module)内存为例，目前DDR2S0DIMM内存2GB容量大小为主流，IGB和 4GB占小部分，有鉴于此本专利技术的内存控制器主要兼容1GB、2GB、4GB三种大小不同的容量， 内存控制器支持4X1GB，4X2GB，4X4GB三种不同的组合模式。这样内存控制器能接受的 最大地址空间是16GB，共34位的地址空间，4X2GB最大地址空间为8GB，33位地址空间， 4X IGB的地址空间为32位，为了兼容这三种不同容量的内存，内存控制器设计时地址空间 按34位设计，最大支持16GB的内存访问。1GB、2GB、4GB内存的地址线区别由图2可知，4GB 的只比2GB内存多一根行地址线，比IGB内存多一根Bank线，2GB内存比IGB内存多一根 Bank线。4X4GB的地址空间与4X2GB相比多一位第；34位，比4X IGB多出2位，第；34位 和第33位，内存控制器在译码时将多出来的位与其多余的地址线对应起来，将第34位用作 对第15根行地址线的选择，第33位用作对第3位Bank线的选择，通过这种译码方式可同 时兼容这3种不同容量的内存读写访问。以4X4GB内存为例，步骤如下A、将4X4GB的地址线第34位与4GB内存的第15位行地址线A14相联系，兼容 2GB及IGB内存的行地址线；B、将4X4GB内存的地址线第33位与IGB内存的Bank数BA2相联系，兼容IGB内 存的Bank地址线。本文档来自技高网...

【技术保护点】
一种用ＦＰＧＡ实现兼容多容量内存的控制器实现方法，其特征在于：步骤如下：Ａ、通过ＦＰＧＡ电路将４×４ＧＢ的地址线第３４位与４ＧＢ内存的行地址线Ａ１４相联系，兼容２ＧＢ内存；Ｂ、通过ＦＰＧＡ电路将４×４ＧＢ的地址线第３４位与１ＧＢ内存的行地址线Ａ１４相联系，将４×４ＧＢ内存的地址线第３３位与１ＧＢ内存的Ｂａｎｋ数ＢＡ２相联系，兼容１ＧＢ内存。

【技术特征摘要】
1.一种用FPGA实现兼容多容量内存的控制器实现方法，其特征在于步骤如下A、通过FPGA电路将4X4GB的地址线第34位与4GB内存的行地址线A14相联系，兼容 2GB内存；B、通过FPGA电路将4X4GB的地址线第34位与IGB内存的行地址线A14相联系，将 4X4GB内存的地址线第33位与IGB内存的Bank数BA2相...

【专利技术属性】
技术研发人员：李静，白宗元，张磊，张英文，纪奎，
申请(专利权)人：天津曙光计算机产业有限公司，
类型：发明
国别省市：12[中国|天津]