相对地址产生制造技术

本发明专利技术描述有效地处置相对寻址的技术。在一种设计中，处理器包含地址产生器和 存储单元。所述地址产生器接收包括基址和偏移的相对地址，获得所述基址的基值，将 所述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址。所述存储单元接收 所述基址并将所述基值提供到所述地址产生器。所述存储单元还接收所述绝对地址并在 此地址处提供数据。所述地址产生器可在存储器存取的第一时钟循环中导出所述绝对地 址。所述存储单元可在所述存储器存取的第二时钟循环中提供所述数据。所述存储单元 可具有多个(例如，两个)读取端口以支持同时的地址产生和数据检索。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术大体上涉及电子设备，且更具体地说涉及用于产生相对地址的技术。
技术介绍
处理器广泛用于例如通信、计算、数据联网等各种应用。处理器可对存储在存储单 元中的数据执行各种操作，所述存储单元可以是寄存器堆、随机存取存储器(RAM)等。 可通过绝对地址或相对地址来指定用于操作的数据。绝对地址指向存储单元中存储所述 数据的特定位置。相对地址由基址和偏移给出。基址指向存储单元中的参考位置。偏移 指示参考位置与存储数据的实际位置之间的距离。相对地址通常转换为绝对地址，接着 使用绝对地址从存储单元中取得所需数据。作为一实例，将两个运算数相加的指令可给出为aiWr0， x0[rl + 15], r2。第一运算数存储在寄存器/位置r2中。第二运算数存储在由存储在寄存器rl中的基 值和偏移15确定的位置处。两个运算数求和的结果存储在寄存器/位置rO中。 以上指令通常转换为两个指令，如下 flf(i(i a0， rl, 15 flflWr0, x0[a0〗，r2。第一指令通过将寄存器rl中的基值与偏移15求和且接着将绝对地址存储在寄存器 a0中来计算第二运算数的绝对地址。第二指令计算两个运算数的和，其中第二运算数由 通过第一指令计算的绝对地址确定。算术逻辑单元(ALU)可针对第一和第二指令两者 执行计算。将使用相对寻址的单个指令转换为两个指令出于若干原因可能不合乎需要。第一， 通过第--指令计算绝对地址消耗ALU资源。第二，按照连续次序完成两个指令可能会 经历较长延迟，因为第二指令依赖于第一指令的结果。此延迟损失在ALU具有多个级 吋更加严重。因多个ALU级引起的较长延迟可能会对性能造成不利影响。因此，此项技术中需要有效地处置相对寻址的技术。
技术实现思路
本文描述有效地处置相对寻址的技术。在一实施例中，处理器包含地址产生器和存 储单元。所述地址产生器接收包括基址和偏移的相对地址，获得所述基址的基值，将所 述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址。所述存储单元接收所 述基址并将所述基值提供到所述地址产生器。所述存储单元还接收所述绝对地址并在此 地址处提供数据。所述地址产生器可在存储器存取的第一时钟循环中导出所述绝对地 址。所述存储单元可在所述存储器存取的第二时钟循环中提供所述数据。所述存储单元 可具有多个(例如，两个)读取端口以支持同时的地址产生和数据检索。在另一实施例中，处理器包含多个地址产生器和多个寄存器库(register bank)。所 述地址产生器接收相对地址并提供绝对地址。寄存器库接收绝对地址并在这些地址处提 供数据。寄存器库还可接收相对地址的基址并提供基值。产生器可将相对地址的偏移与 基值求和以获得绝对地址。处理器可进一步包含地址交叉开关(address crossbar)、数据 交叉开关和多个ALU。地址交叉开关将地址产生器的输出耦合到寄存器库。数据交叉开 关将来自寄存器库的数据提供到ALU。 ALU同时对来自寄存器库的数据(例如，用于 多个像素)进行运算。下文进一步详细描述本专利技术的各个方面和实施例。附图说明通过结合附图考虑下文陈述的详细描述，将更加明白本专利技术的各方面和实施例，附 图中相同参考符号始终相应地标示。图1A和1B分别展示绝对寻址和相对寻址。图2展示支持相对寻址的存储结构。图3展示支持使用相对寻址的读取和写入的存储结构。图4展示支持相对寻址的双端口存储结构。图5展示图形处理器。图6展示图形处理器内的ALU核心和寄存器库。图7展示图形数据在寄存器库中的存储。图8展示将寄存器库耦合到ALU核心的数据交叉开关。图9展示无线装置的框图。具体实施例方式本文使用词汇示范性来表示充当实例、例子或说明。本文中描述为示范 性的任何实施例或设计均不一定解释为比其它实施例或设计优选或有利。图1A展示使用绝对寻址的读取操作。绝对地址指向存储单元中的一位置，所述存 储单元可以是存储器、寄存器库等。提供存储在此位置的数据作为输出数据。图1B展示使用相对寻址的读取操作。相对地址由基址和偏移组成。基址指向存储 单元中存储基值的位置。将基值与偏移求和以产生对应于相对地址的绝对地址。基值或 偏移可以是负值，但绝对地址通常为正值。提供存储在由绝对地址指向的位置的数据作 为输出数据。图2展示有效地支持使用相对寻址的存储器存取的存储结构200的实施例的框图。 存储结构200包含地址产生器210和存储单元230。存储结构200接收绝对地址或相对 地址，并在由所接收地址指示的位置处提供数据(例如，运算数)。地址产生器210接收地址信息，其可包括源识别符(ID)和偏移。源ID可以是指 令的一部分或可来自某一其它源(例如，缓冲器)。源ID可含有绝对地址或基址。对于 相对地址，加法器220接收来自存储单元230的输出和偏移，将两个输入求和，并将结 果提供到锁存器222。多路复用器(Mux) 224接收锁存器222的输出和关于两个输入的 地址信息，并将两个输入中的一者提供到存储单元230。如果地址信息包括绝对地址，那么多路复用器224将绝对地址直接提供到存储单元 230，存储单元230接着在由绝对地址指示的位置处提供数据。如果地址信息包括相对 地址，那么在两个时钟循环中计算并提供相应的绝对地址。在第一时钟循环中，多路复 用器224将地址信息中的基址(例如，源ID)提供到存储单元230，存储单元230接着 将基值提供到加法器220。加法器220接着将地址信息中的偏移与来自存储单元230的 基值求和并将基址提供到锁存器222。在第二时钟循环中，多路复用器224将来自锁存 器222的绝对地址提供到存储单元230,存储单元230接着在由绝对地址指示的位置处 提供数据。加法器220可以是可将两个整数值求和并提供整数结果的简单加法器。加法器220 可利用此项技术中已知的任何设计实施且通常远比ALU简单。存储单元230可以是被 指派得到不同唯一地址的寄存器的库或阵列。存储单元230还可以是例如RAM、同步 RAM (SRAM)、同步动态RAM (SDRAM)、快闪存储器等其它类型的存储装置。在图2所示的实施例中，在两个时钟循环中执行使用相对寻址的读取操作。在第一时钟循环中计算绝对地址，且在第二时钟循环中检索数据。此实施例分解了读取操作的 总延迟并允许较.高吋钟速度用于存储结构200。锁存器(图2中未展示)可接收地址信 息并将其输出提供到多路复用器224的第二输入。此锁存器将延迟绝对地址以与相对地 址的延迟匹配。或者，可在存储单元230的输出端处添加寄存器(图2中也未展示)以 使相对地址的输出数据与绝对地址的输出数据在时间上对准。在另一实施例中，不存在锁存器222，且在一个时钟循环中执行绝对地址计算和数 据检索。在又一实施例中，可插入一个以上锁存器以进一步分解总延迟并支持更高的时 钟速度。存储结构200可提供某些优点。第一，可基于地址信息(例如，指令中包含的源ID) 在运行中计算绝对地址。此特征可消除针对每一执行线程具有一地址寄存器的需要，这 可为多线程处理器提供、显著节省。第二，不消耗ALU资源来计算绝对地址。所节省的 ALU资源可用于其它操作。第三，不将使用相对寻址的指令转换为两个指令。这可减少 延迟并改进处理量。通过使用存储结构本文档来自技高网...

【技术保护点】
一种处理器，其包括：　地址产生器，其操作以接收包括基址和偏移的相对地址，获得所述基址的基值，将所述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址；以及　存储单元，其操作以接收所述基址并将所述基值提供到所述地址产生器。

【技术特征摘要】
【国外来华专利技术】2006.8.31 US 11/469,3471. 一种处理器，其包括地址产生器，其操作以接收包括基址和偏移的相对地址，获得所述基址的基值，将所述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址；以及存储单元，其操作以接收所述基址并将所述基值提供到所述地址产生器。2. 根据权利要求1所述的处理器，其中所述地址产生器在存储器存取的第一时钟循环 中导出所述绝对地址，且其中在所述存储器存取的第二时钟循环中在所述绝对地址 处存取所述存储单元。3. 根据权利要求1所述的处理器，其中所述地址产生器包括加法器，所述加法器操作 以将所述基值与所述偏移求和。4. 根据权利要求3所述的处理器，其中所述地址产生器进一步包括锁存器，其耦合到所述加法器且操作以存储所述加法器的输出并提供所述绝对地址。5. 根据权利要求4所述的处理器，其中所述地址产生器进一步包括多路复用器，其耦合到所述锁存器且操作以将来自所述锁存器的所述绝对地址或 所述基址提供到所述存储单元。6. 根据权利要求5所述的处理器，其中所述多路复用器操作以在存储器存取的第一时 钟循环中将所述基址提供到所述存储单元，并在所述存储器存取的第二时钟循环中 将所述绝对地址提供到所述存储单元。7. 根据权利要求4所述的处理器，其中所述地址产生器进一步包括第一多路复用器，其操作以接收源地址信息和目的地地址信息并将所述偏移提供 到所述加法器；以及第二多路复用器，其操作以接收所述源地址信息和所述锁存器的输出，在读取操 作的第一时钟循环中提供来自所述源地址信息的所述基址，并在所述读取操作的第 二时钟循环中提供所述锁存器的所述输出。8. 根据权利要求7所述的处理器，其中所述地址产生器进一步包括第三多路复用器，其操作以接收所述目的地地址信息和所述锁存器的所述输出并 为写入操作提供所述绝对地址。9. 根据权利要求8所述的处理器，其中所述地址产生器进一步包括延迟单元，其操作以接收所述第三多路复用器的输出并为所述写入操作提供写入 地址。10. 根据权利要求3所述的处理器，其中所述存储单元包括第一端口和第二端口，且其 中所述地址产生器操作以从所述第一端口或所述第二端口接收所述基值。11. 根据权利要求1所述的处理器，其中所述存储单元是寄存器库。12. 根据权利要求1所述的处理器，其中所述存储单元是随机存取存储器(RAM)、同 步RAM (SRAM)或同步动态RAM (SDRAM)。13. —种集成电路，其包括地址产生器，其操作以接收包括基址和偏移的相对地址，获得所述基址的基值， 将所述基值与所述偏移求和，并提供对应于所述相对地址的绝对地址；以及 存储单元，其操作以接收所述基址并将所述基值提供到所述地址产生器。14. 根据权利要求13所述的集成电路，其中所述地址产生器在存储器存取的第一时钟 循环中导出所述绝对地址，且其中在所述存储器存取的第二时钟循环中在所述绝对 地址处存取所述存储单元。15....

【专利技术属性】
技术研发人员：杜云，于春，戈尔夫·焦，
申请(专利权)人：杜云，于春，戈尔夫·焦，
类型：发明
国别省市：US