【技术实现步骤摘要】
【国外来华专利技术】在多核处理器中使用干预消息来避免活锁
技术介绍
本专利技术涉及微处理器体系结构领域。微处理器设计者正不断地努力提高微处理器性能，设计提供例如增加的计算能力、增加的运算速度、降低的功耗、和/或降低的成本的 微处理器体系结构。对于许多先前的微处理器体系结构，通过增加其运算频率来提高微处 理器性能已经变得日益困难。结果，许多较新的体系结构聚焦于并行处理来提高性能。在微处理器体系结构中采用的一种并行处理技术是多处理核。该技术利用并行运 算的多个单独的处理器(称为核)来执行软件应用程序。两个或更多个处理核可以在同一 集成电路管芯中实现、在集成在同一集成电路封装内的多个集成电路管芯中实现、或这些 实现的组合。通常，多个处理核共享公共接口并可以共享存储器和其它外围资源。通常，诸如共享存储器或外设等共享资源一次只可由一个处理器使用。为控制对 共享资源的访问，处理器核可以利用同步原语，如信号量(semaphore)、标志、锁、原子交换、 取值并增值(fetch and increment)、或其它信令机制。例如，存储器位置可用作信号量 来确保对诸如临界段或区；存储器的共享部分；或外围资源...
【技术保护点】
一种由微处理器处理来自多个处理器核的数据访问请求的方法，所述方法包括：向高速缓存相干性管理器单元发送第一类型的并与第一存储器位置相关联的第一数据访问请求；从所述高速缓存相干性管理器单元接收与数据访问请求和所述第一存储器位置相关联的干预消息；确定所述干预消息是否与所述第一数据访问请求相对应；以及响应于确定所述干预消息不与所述第一数据访问请求相对应来向所述高速缓存相干性管理器发送包括取消指示符的干预消息响应，其中所述取消指示符适用于指示所述高速缓存相干性管理器单元取消所述第一数据访问请求。
【技术特征摘要】
【国外来华专利技术】...
【专利技术属性】
技术研发人员：R金特，E南吉亚，
申请(专利权)人：密普斯技术股份有限公司，
类型：发明
国别省市：US[美国]
还没有人留言评论。发表了对其他浏览者有用的留言会获得科技券。