图形处理系统以及将写入请求广播到多个图形设备的方法技术方案

描述了一种用于将写入请求广播到多个图形设备的系统和方法。图形设备地址的不同地址范围与所述多个图形设备的每个图形设备相关联。控制器接收指向存储器地址的写入请求，并且当存储器地址位于特定的广播地址范围内时，基于写入请求的存储器地址来生成多个图形设备地址。当生成多个图形设备地址时，偏移量可被应用到与图形设备之一相关联的每个地址范围中的参考地址。所述写入请求被转发给与所生成的图形设备地址之一相关联的所述多个图形设备的每个图形设备。

【技术实现步骤摘要】
【国外来华专利技术】
本专利技术主要涉及图形处理系统。更为具体地，本专利技术涉及一种。
技术介绍
绘制计算机图形图像是计算强度很高的过程，涉及大量的计算。对绘制过程的任何优化均可以改善性能。 一个改进为在中央处理单元(CPU)和图形处理单元(GPU)之间分担计算工作负载。在一般的计算机图形系统中，CPU将命令和数据发送给GPU，以控制绘制过程。GPU根据命令和数据来绘制图形的图像、对象或场景。作为对性能的另一个增强，某些计算机图形系统具有两个GPU。通过并行工作，多个GPU可以通过分担绘制工作负载来加快绘制过程。例如，每个GPU可以绘制图形的不同部分，其中一个GPU接着对各不同部分进行合并，以生成最终的图像。然而，为了并发地支持多个外部GPU， CPU需要与每个GPU进行通信，通常会发送相同的绘制命令和数据到这些GPU。结果，许多的CPU工作周期和CPU总线带宽均被消耗在发送重复信息。这种重复信息对CPU和CPU总线资源的占用阻碍了将这些资源应用于那些可能被用于更加有用的用途的操作。
技术实现思路
在一个方面，本专利技术的特征在于一个包括多个图形设备的图形处理系统。所述图形设备的第一图形设备发出对存储器地址的写入请求。控制器与所述多个图形设备进行通信，以接收来自所述多个图形设备的第一图形设备的写入请求，并且当所述写入请求的存储器地址位于特定的广播地址范围内时，将所述写入请求发送到所述多个图形设备的每个其他图形设备。在另一方面，本专利技术的特征在于一个图形处理系统，该系统包括多个图形设备以及发出对存储器地址的写入请求的处理器。当所述存储器地址位于特定的广播地址范围内时，控制器基于所述写入请求的存储器地址来生成多个图形设备地址。另外，所述控制器在生成所述多个图形设备地址时将偏移量应用到每个图形设备的参考地址，并且将所述写入请求转发给与所生成的图形设备地址之一相关联的每个图形设备。在另一方面，本专利技术的特征在于一个集成电路芯片组，该集成电路芯片组包括多个桥接器、用于存储偏移量的寄存器、以及控制器。每个桥接器与一个图形设备地址范围相关联，用于与多个图形设备之一进行通信。所述控制器接收指向请求地址的写入请求，并且当所述请求地址位于特定的广播地址范围内时，根据所述请求地址来生成多个图形设备地址。所述控制器在生成所述多个图形设备地址时，将所述偏移量应用到每个桥接器的参考地址，所述控制器将所述写入请求转发给与所生成的图形设备地址之一相关联的每个桥接器。在另一方面，本专利技术的特征在于一个包括多个桥接器和控制器的集成电路芯片组。每个桥接器与多个图形设备之一进行通信。所述控制器从所述桥接器之一接收指向请求地址的写入请求，并且当所述写入请求的请求地址位于特定的广播地址范围内时，将所述写入请求转发给每个其他桥接器。在另一方面，本专利技术的特征在于一种用于将来自处理器的写入请求广播到多个图形设备的方法。该方法包括从所述处理器接收指向存储器地址的写入请求；当所述存储器地址位于特定的广播地址范围内时，基于所述写入请求的存储器地址来生成多个图形设备地址；在生成所述多个图形设备地址时，将偏移量应用到每个图形设备的参考地址；将所述写入请求转发给与所生成的图形设备地址之一相关联的所述多个图形设备的每个图形设备。在另一方面，本专利技术的特征在于一种用于将来自图形设备的写入请求广播到多个图形设备的方法。该方法包括从所述图形设备中的第一图形设备接收指向存储器地址的写入请求；以及当所述写入请求的存储器地址位于特定的广播地址范围内时，将所述写入请求转发给所述多个图形设备的每个其他图形设备。附图说明通过参考结合附图的下述描述，可以更好地理解本专利技术的上述和其他优点。其中，相似的参考数字表示各个附图中相似结构的元件和特征。附图并不一定依比例，而是将重点放在解释本专利技术的原理上。图1是可以在其中实施本专利技术的各个方面的图形处理系统的实施方式的框图；图2示出了用于将写入请求广播到多个图形设备的核心逻辑的实施方式的框图；图3示出了用于将写入请求的请求地址转换成多个地址的I/O控制器的实施方式的框图，所述多个地址被用于将写入请求转发到多个图形设备；图4示出了包括广播地址范围和多个图形设备地址范围的存储器映射图的框图；图5是用于将写入请求广播到多个图形设备的过程的实施方式的流程图；图6是用于将写入请求的请求地址转换成图形设备地址的过程的实施方式的流程图。具体实施例方式整体而言，本专利技术的各种实施方式提供了对图形处理系统中的图形绘制过程的优化，所述图形处理系统包括多个图形设备(即GPU)。专用的存储器地址范围(称之为广播地址范围)用作共享存储器，即多个图形设备共享的存储器。当到达的存储器写入请求具有广播地址范围内的请求地址时，不管该写入请求是来自中央处理单元或者是来自GPU， 1/0控制器将该写入请求转发到多个图形设备中的每个图形设备。(当GPU是写入请求的发起者时，1/0控制器并不将该写入请求发回给该GPU。)在确定将写入请求转发到的图形设备地址时，1/0控制器可以将偏移量应用到请求地址。图形驱动程序软件的程序员可以在将广播地址映射到图形设备地址时使用偏移量所提供的灵活性。因此，写入请求的发起者(即CPU或者GPU)不需要将重复的命令和数据发送到超过一个图形设备；I/O控制器承担了为多个图形设备生成写入请求的任务。结果是图形驱动程序软件的开销、CPU工作负载、系统总线通信量以及CPU功耗方面的减少。图1示出了在其中可以实施本专利技术的图形处理系统10的实施方式。该图形处理系统10包括通过系统总线22与处理器2 (例如CPU)进行通信的系统存储器14。处理器12可以为单个处理器或者并行工作的多个处理器。用于本专利技术的实施的处理器的示例包括加利福尼亚州圣克拉拉市的英特尔公司的奔腾4处理器、以及加利福尼亚州森尼韦尔市的AMD公司的K8处理器。可以在其中实现本专利技术的图形处理环境的各种实施例包括(但不限于)个人计算机(PC)、麦金托什(Macintosh)计算机、工作站、膝上型计算机、服务器系统、'手持设备以及游戏控制器。处理器12还可以通过处理器总线24与核心逻辑16 (也被称之为北桥或者存储器控制中心)进行通信。核心逻辑16能被包含在芯片组的一个或者多个集成电路中。核心逻辑16通过总线20与多个图形设备18-1、 18-n (统称为18)进行通信，并且通过总线27与南桥设备(未示出)进行通信。 一般地，每个图形设备18为具有图形处理单元(GPU)的图形卡(未示出)，用于基于来自处理器12的命令和数据来绘制图像。本专利技术的原理还可以应用到具有超过两个图形设备18的图形处理系统中。总线20可以包括核心逻辑16与图形设备18之间的一个共享总线或者多个单独的总线。在一个实施方式中，总线20包括PCI-Express总线。通过命令和数据(例如用于绘制纹理、明暗处理、变亮)，处理器指示图形设备18绘制图形以进行显示。为了存储与所绘制的图像相关联的像素数据，每个图形设备18还包括图形存储器26 (例如帧缓冲器)。在其他实施方式中，图形存储器26可以是系统存储器14的一部分或者被合并到每个图形设备18可访问的单个存储区中。在图形处理系统10中，图形设备18的不同配置包括并行工作和主-次(即主-从)工作。在并行工作期间，每个图形设备18通常本文档来自技高网...

【技术保护点】
一种图形处理系统，该系统包括：　多个图形设备，所述图形设备中的第一图形设备发出对存储器地址的写入请求；以及　控制器，该控制器与所述多个图形设备进行通信，以接收来自所述图形设备中的第一图形设备的写入请求，并且当所述写入请求的存储器 地址位于特定的广播地址范围内时，将该写入请求发送到所述多个图形设备中的每个其他图形设备。

【技术特征摘要】
【国外来华专利技术】...

【专利技术属性】
技术研发人员：A阿萨罗，刘勃，
申请(专利权)人：ATI技术无限责任公司，
类型：发明
国别省市：CA[加拿大]