液晶显示面板制造技术

本发明专利技术提供一种液晶显示面板，该液晶显示面板包括多个基本排列单位，其中每一该基本排列包括：第一列包括四个第一颜色子像素、第二列包括四个第二颜色子像素、第三列包括四个第三颜色子像素、第四列包括四个第四颜色子像素、第五列包括四个第五颜色子像素以及第六列包括四个第六颜色子像素。本发明专利技术的优点是经由改变像素阵列中的排列方式，并利用行反转驱动方式，以维持共同电压电平的稳定。再者，经由配线区域的连线处理，使得子像素上下相邻两条的栅极线输出的栅脉冲之间不会互相重叠，可以维持正常的显示画面。

【技术实现步骤摘要】

本专利技术涉及一种液晶显示面板，特别涉及一种整合栅驱动电路的液晶显示面板。
技术介绍
一般来说，液晶显示面板上包括多条栅极线(gate line)连接至栅驱动器(gate driver)，以及多条数据线(data line)连接至数据驱动器(data driver)，或称为源驱动器 (source driver) 0为了要有效地缩减数据线的数目，并且降低制作成本。因此，一种具有 三向栅极(Tri-gate)像素(pixel)排列的液晶显示面板被提出。亦即，每个像素中红、绿、 蓝(R、G、B)子像素(sub-pixel)的排列是延着数据线的方向排列，如此呈现一个完整的显 示画面，需要原来3倍的栅驱动器数目，但可以搭配将栅驱动器整合在液晶显示面板上，因 此可以降低整体制作成本。请参照图1A，其所绘示为公知液晶显示面板示意图。其揭示于美国专利公开号 US2007/0091044，其为一种三向栅极像素排列的液晶显示面板，包括一数据驱动器与栅驱 动器以及一像素阵列。其中，数据驱动器包括多个数据驱动芯片(data driver IC) 141, 142，并连接至m条数据线(Dl Dm)；栅驱动器连接至3η条栅极线，其包括第一栅驱动芯 片150L连接至奇数的栅极线与第二栅驱动芯片150R连接至偶数的栅极线。以像素PXll为例，其包括三个子像素，分别为第一栅极线G1、第二栅极线G2、与第 三栅极线G3上的栅脉冲(gate pulse)所控制。再者，为了让液晶显示面板的画面有比较好的显示品质，并降低面板整体功率消 耗，数据线的驱动方式是使用行反转(column inversion)的方式来驱动，亦即在同一时 间相邻两条数据线的驱动极性是相反的。由于液晶显示面板上会接收一个共同电压电平 (Vcom)，所以当数据线上的电压值大于共同电压电平时即为正极性(+)，当数据线上的电压 值小于共同电压电平时即为负极性(_)。图IA液晶显示面板中子像素的排列方式，在显示某些规则性画面时候，会因为数 据线同时由低电压电平往高电压电平变化，或同时由高电压电平往低电压电平变化，导致 共同电压电平(Vcom)受到耦合效应而偏离原来的电平，因而影响到写入子像素的电压电 平，导致画面显示异常。请参照图1B，其所绘示为图IA的液晶显示面板上显示亮暗交错的垂直条纹时的 数据线上的信号变化示意图。其中，共同电压电平(Vcom)为4V并且在显示的画面上偶数 数据线为负极性、奇数数据线为正极性。再者，当数据线上的电压为共同电压电平(Vcom) 时，子像素为全亮状态；反之，当数据线上的电压为OV或者8V,则子像素为全暗状态。很明显地，在使用行反转(column inversion)的方式来驱动的液晶显示面板上显 示亮暗交错的垂直条纹，偶数的数据线，例如第二数据线D2、第四数据线D4，必须根据栅极 线上的栅脉冲(Gl G12)依序在4V与OV之间变化。同理，奇数的数据线，例如第三数据 线D3、第五数据线D5，必须根据栅极线上的栅脉冲(Gl G12)依序在8V与4V之间变化。 如此，即可在画面上呈现亮暗交错的垂直条纹。然而，由图IB可知，当数据线上的电压在转态(transition)时皆是同时由低电压 电平往高电压电平变化，或同时由高电压电平往低电压电平变化。因此，造成共同电压电平 (Vcom)受到耦合效应而偏离原来的电平，因而影响到写入子像素的电压电平，导致画面显示异常。请参照图2A与图2B，其所绘示为公知栅驱动器及其相关信号示意图。栅驱动器 410包括多个移位暂存单元411 418，其中第一移位暂存器411至第四移位暂存器414个 别接收四个时脉信号(Cl C4)并可产生四个栅脉冲gl g4至显示区域420的第一栅极 线Gl至第四栅极线G4。详细说明如下。第一移位暂存器411与第二移位暂存器412接收起始信号ST后，即根据第一时脉 信号Cl与第二时脉信号C2来产生第一栅脉冲gl与第二栅脉冲g2至第一栅极线Gl与第 二栅极线G2。同理，第一移位暂存器411会通知第三移位暂存器413根据第三时脉信号C3 产生第三栅脉冲g3至第三栅极线G3，第二移位暂存器412会通知第四移位暂存器414根据 第四时脉信号C4产生第四栅脉冲g4至第四栅极线G4。而第五移位暂存器415至第八移 位暂存器418及其后续移位暂存器的连接关系与上述相同，不再赘述。其中，四个时脉信号 (Cl C4)的频率相同，且彼此之间的相位相差为90度。如图2B所示，以第一栅脉冲gl为例，其被区分为前半部的预充电时间 (pre-charge time) tl，后半部的数据写入时间(data writing time) t2。同理，所有的栅脉 冲皆会包括一预充电时间与一数据写入时间。而此操作方式会让子像素上下相邻两条的栅 极线输出的栅脉冲之间有一个数据写入时间(t2)会重叠，因此当该笔数据写入的同时，邻 近的栅极线会透过子像素和栅极线之间的寄生电容而影响到子像素的电压，如此会让显示 画面异常。
技术实现思路
本专利技术的目的是提出一种液晶显示面板，经由改变像素阵列中的排列方式，并利 用行反转(column inversion)驱动方式，将会维持共同电压电平(Vcom)的稳定。再者，经 由配线区域的连线处理，使得子像素上下相邻两条的栅极线输出的栅脉冲之间不会互相重 叠，因此可维持正常的显示画面。本专利技术提出一种液晶显示面板，包括多个基本排列单位，其中每一该基本排列包 括一第一列包括四个第一颜色子像素，一第一子像素的一开关元件的一控制端连接至第 (6x+2)栅极线，一第一端连接至第(4y+l)数据线，一第二端连接至该第一子像素的一存储 单元；一第二子像素的一开关元件的一控制端连接至第(6x+l)栅极线，一第一端连接至第 (4y+3)数据线，一第二端连接至该第二子像素的一存储单元；一第三子像素的一开关元件 的一控制端连接至第(6x+2)栅极线，一第一端连接至第(4y+4)数据线，一第二端连接至 该第三子像素的一存储单元；一第四子像素的一开关元件的一控制端连接至第(6x+l)栅 极线，一第一端连接至第(4y+4)数据线，一第二端连接至该第四子像素的一存储单元；一 第二列包括四个第二颜色子像素，一第一子像素的一开关元件的一控制端连接至第(6x+2) 栅极线，第一端连接至第(4y+2)数据线，第二端连接至该第一子像素的一存储单元；一第 二子像素的一开关元件的一控制端连接至第(6x+3)栅极线，一第一端连接至第(4y+2)数 据线，一第二端连接至该第二子像素的一存储单元；一第三子像素的一开关元件的一控制7端连接至第(6x+2)栅极线，一第一端连接至第(4y+3)数据线，一第二端连接至该第三子 像素的一存储单元；一第四子像素的一开关元件的一控制端连接至第(6x+3)栅极线，一第 一端连接至第(4y+5)数据线，一第二端连接至该第四子像素的一存储单元；一第三列包 括四个第三颜色子像素，一第一子像素的一开关元件的一控制端连接至第(6x+4)栅极线， 一第一端连接至第(4y+l)数据线，一第二端连接至该第一子像素的一存储单元；一第二 子像素的一开关元件的一控制端连接至第(6x+3)栅极线，一第一端连接至第(4y+3)数据 线本文档来自技高网...

【技术保护点】
一种液晶显示面板，包括多个基本排列单位，其中每一该基本排列包括：一第一列包括四个第一颜色子像素，一第一子像素的一开关元件的一控制端连接至第（６ｘ＋２）栅极线，一第一端连接至第（４ｙ＋１）数据线，一第二端连接至该第一子像素的一存储单元；一第二子像素的一开关元件的一控制端连接至第（６ｘ＋１）栅极线，一第一端连接至第（４ｙ＋３）数据线，一第二端连接至该第二子像素的一存储单元；一第三子像素的一开关元件的一控制端连接至第（６ｘ＋２）栅极线，一第一端连接至第（４ｙ＋４）数据线，一第二端连接至该第三子像素的一存储单元；一第四子像素的一开关元件的一控制端连接至第（６ｘ＋１）栅极线，一第一端连接至第（４ｙ＋４）数据线，一第二端连接至该第四子像素的一存储单元；一第二列包括四个第二颜色子像素，一第一子像素的一开关元件的一控制端连接至第（６ｘ＋２）栅极线，第一端连接至第（４ｙ＋２）数据线，第二端连接至该第一子像素的一存储单元；一第二子像素的一开关元件的一控制端连接至第（６ｘ＋３）栅极线，一第一端连接至第（４ｙ＋２）数据线，一第二端连接至该第二子像素的一存储单元；一第三子像素的一开关元件的一控制端连接至第（６ｘ＋２）栅极线，一第一端连接至第（４ｙ＋３）数据线，一第二端连接至该第三子像素的一存储单元；一第四子像素的一开关元件的一控制端连接至第（６ｘ＋３）栅极线，一第一端连接至第（４ｙ＋５）数据线，一第二端连接至该第四子像素的一存储单元；一第三列包括四个第三颜色子像素，一第一子像素的一开关元件的一控制端连接至第（６ｘ＋４）栅极线，一第一端连接至第（４ｙ＋１）数据线，一第二端连接至该第一子像素的一存储单元；一第二子像素的一开关元件的一控制端连接至第（６ｘ＋３）栅极线，一第一端连接至第（４ｙ＋３）数据线，一第二端连接至该第二子像素的一存储单元；一第三子像素的一开关元件的一控制端连接至第（６ｘ＋４）栅极线，一第一端连接至第（４ｙ＋４）数据线，一第二端连接至该第三子像素的一存储单元；一第四子像素的一开关元件的一控制端连接至第（６ｘ＋３）栅极线，一第一端连接至第（４ｙ＋４）数据线，一第二端连接至该第四子像素的一存储单元；一第四列包括四个该第一颜色子像素，一第一子像素的一开关元件的一控制端连接至第（６ｘ＋４）栅极线，一第一端连接至第（４ｙ＋２）数据线，一第二端连接至该第一子像素的一存储单元；一第二子像素的一开关元件的一控制端连接至第（６ｘ＋５）栅极线，...

【技术特征摘要】

【专利技术属性】
技术研发人员：杨欲忠，苏国彰，陈勇志，徐国华，林致颖，林坤岳，
申请(专利权)人：友达光电股份有限公司，
类型：发明
国别省市：71[中国|台湾]